基于FPGA的高速PID控制器設(shè)計與仿真
所屬分類：參考設(shè)計
上傳者：aet
文檔大小：154 K
標(biāo)簽： FPGA
所需積分：0分積分不夠怎么辦？
文檔介紹：采用流水線和狀態(tài)機設(shè)計方法對增量式數(shù)字PID控制算法進行了優(yōu)化設(shè)計，給出了優(yōu)化后的FPGA實現(xiàn)方法，對完整的PID控制系統(tǒng)進行了軟件仿真。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。