基于FPGA的高速PID控制器設(shè)計(jì)與仿真
所屬分類(lèi)：參考設(shè)計(jì)
上傳者：aet
文檔大?。?span>154 K
標(biāo)簽： FPGA
所需積分：0分積分不夠怎么辦？
文檔介紹：采用流水線(xiàn)和狀態(tài)機(jī)設(shè)計(jì)方法對(duì)增量式數(shù)字PID控制算法進(jìn)行了優(yōu)化設(shè)計(jì)，給出了優(yōu)化后的FPGA實(shí)現(xiàn)方法，對(duì)完整的PID控制系統(tǒng)進(jìn)行了軟件仿真。
現(xiàn)在下載
VIP會(huì)員，AET專(zhuān)家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。