Libero8.0 快速入門——Actel FPGAs 設(shè)計(jì)指南
所屬分類：參考設(shè)計(jì)
上傳者：aet
文檔大?。?span>7207 K
標(biāo)簽： FPGA Actel 設(shè)計(jì)指南
所需積分：0分積分不夠怎么辦？
文檔介紹： Actel FPGA 開(kāi)發(fā)環(huán)境需要多個(gè)軟件的支持，在每個(gè)階段調(diào)用不同的軟件來(lái)完成相應(yīng)的功能，例如：綜合是調(diào)用Synplify，綜合前后仿真是調(diào)用ModelSim，布局布線是調(diào)用Designer，下載是調(diào)用FlashPro 等等，可以利用其它公司成熟的工具，每個(gè)階段都可以讓用戶來(lái)“量身定做”，而且由于它有這些強(qiáng)大功能的軟件支持可以實(shí)現(xiàn)資源的最大優(yōu)化。 本文主要介紹了Actel FPGA 的集成開(kāi)發(fā)環(huán)境IDE 的使用，從軟件的安裝和設(shè)置，以及通過(guò)一個(gè)簡(jiǎn)單的例子說(shuō)明如何使用IDE 中集成的第三方軟件，如：Synplify、ModelSim 等，可以幫助讀者快速入門，縮短開(kāi)發(fā)時(shí)間。
現(xiàn)在下載
VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。