如圖所示為將50Hz或60Hz頻率變成1/60頻率的分頻電路。由于CMOS集成度高,級(jí)數(shù)多,采用一個(gè)CMOS集成電路即可對(duì)50Hz或60Hz信號(hào)進(jìn)行分頻,產(chǎn)生周期為1分鐘的脈沖輸出。本電路使用了12級(jí)計(jì)數(shù)器CD4040AE,它可將50Hz的輸入脈沖信號(hào)變成周期為1分鐘的脈沖輸出,分頻系數(shù)為50×60=3000。把十進(jìn)制數(shù)3000化為二進(jìn)制的方法是將3000不斷地用2除,凡偶數(shù)記為“0”,奇數(shù)記為“1”,小數(shù)點(diǎn)以下的數(shù)舍去,直到商等于1為止,于是得到了對(duì)應(yīng)的二進(jìn)制“101110111000”。顯然,需要七輸入與非門(mén)進(jìn)行譯碼,即每3000個(gè)輸入脈沖輸出一個(gè)脈沖。
分頻器相關(guān)文章
更多 >>- 1.75 GHz多功能時(shí)鐘扇出緩沖器設(shè)計(jì)
- 教程:基于FPGA的整數(shù)倍分頻器設(shè)計(jì)
- 了解晶振,32768晶振如何實(shí)現(xiàn)秒信號(hào)
- 無(wú)晶振快速鎖定高精度鎖相環(huán)設(shè)計(jì)
- 基于FPGA的數(shù)字分頻器設(shè)計(jì)
- 應(yīng)用于鎖相環(huán)的脈寬調(diào)整電路的設(shè)計(jì)
- 超低噪聲和雜散、350MHz 至 6GHz、整數(shù) N PLL / 合成器抑制系
- 具集成型 VCO 的超低噪聲及雜散 370MHz 至 5.79GHz整數(shù) N
