終極系統(tǒng)集成平臺
??? Virtex -5 FPGA 提供了集成式系統(tǒng)級性能，可以縮短設計周期，降低系統(tǒng)成本：
- 邏輯單元多達 330,000 個
- I/O" title="I/O">I/O 引腳多達 1,200 個
- 低功耗 RocketIO ?GTP 串行收發(fā)器
- PowerPC 440 模塊，可以實現(xiàn)行業(yè)標準嵌入式處理
- 性能最高的 RocketIO GTX 串行收發(fā)器
- 內置式" title="內置式">內置式 PCI Express 端點和以太網(wǎng) MAC 模塊
- 其它增強型" title="增強型">增強型 IP
??? 在下列應用中 Virtex-5 FPGA 可以取代 ASIC 和 ASSP：網(wǎng)絡、電信、存儲器、服務器、計算、無線、廣播、視頻、成像、醫(yī)療、工業(yè)和軍用產(chǎn)品。
?無限可能 - 針對任何應用的設計
?
?
圖1 Virtex-5 FPGA 系列
串行連接" title="串行連接">串行連接功能
?? ?利用 100Mbps–3.75Gbps 收發(fā)器" title="收發(fā)器">收發(fā)器、集成式接口模塊和通過預驗證的 IP 快速而又輕松的創(chuàng)建芯片到芯片、板到板和盒到盒應用。?
??? 利用 RocketIO GTX 收發(fā)器實現(xiàn)靈活的 SERDES 和 DFE 接收均衡，從而獲得 500 Mbps - 6.5 Gbps 的性能。
?? ?構建新一代圖形、存儲、網(wǎng)絡和 I/O 器件時，即可利用增強型 PCI Express 端點模塊將設計風險降至最低。
?? ?內置有 PCIe? 和以太網(wǎng)支持的橋接協(xié)議，以及豐富的通過預驗證的 IP 庫，可以保護您在早期的 ASSP 和 ASIC 中的投資。
并行連接功能
??? 利用 SelectIO 技術和通過驗證的 IP 核實現(xiàn) 800 Mbps 單端接口標準與 1.25 Gbps 差分系統(tǒng)接口標準。
??? 每個 I/O 中都使用了第二代 ChipSync? 技術，能夠確保時鐘和數(shù)據(jù)對齊，并且可以簡化源同步接口設計。
??? 利用用于有源 I/O 終端（串行、并行、差分）的數(shù)控阻抗和第二代 Sparse Chevron 封裝解決信號完整性挑戰(zhàn)，并簡化電路板設計。
嵌入式處理
? ??整合了嵌入式處理系統(tǒng)和行業(yè)標準 PowerPC 440 處理器模塊
?? ?利用全套開發(fā)工具支持的軟處理器核構建系統(tǒng)或復雜的控制功能。
??? 從眾多軟 IP 核中選擇，包括32位 MicroBlaze?處理器、8位 PicoBlaze? 控制器*、IBM CoreConnect 總線和由 Xilinx 及其合作伙伴開發(fā)的外設。
數(shù)字信號處理（DSP）
??? 利用增強型 DSP48E slice 解決多通道、高性能 DSP 挑戰(zhàn)。
?? ?組建實時視頻、成像、無線和加密系統(tǒng)。
??? 從 DSP 構建模塊 IP 中選擇，如濾波器、變換器、編解碼器和算法*。
性能和價值突破
??? 一系列內置式功能簡化了系統(tǒng)設計：
?? ?65nm ExpressFabric 技術使用了真正的6輸入 LUT，可以減少邏輯級數(shù)并提供先進的對角連線，從而實現(xiàn)了距離最短、速度最快的布線，并將性能提升了兩個速度級別。
?? ?550 MHz 時鐘技術能夠實現(xiàn)靈活的控制，新型時鐘管理管道（Clock Management Tile）保證了低時鐘抖動。
??? 每個帶有高帶寬、低延遲接口的 PowerPC 440 模塊的性能為 1100 DMIPS
??? 利用 RocketIO? GTX 和 RocketIO GTP 收發(fā)器實現(xiàn)的性能最高的串行連接功能
?? ?采用 ChipSync 技術的 1.25 Gbps SelectIO 并行 I/O，可以簡化源同步接口。
??? 550 MHz、36Kb Block RAM/FIFO 具有內置式誤差檢驗與校正（ECC）功能。
??? 具有25x18個乘法器的 550 MHz DSP48E slices 可以實現(xiàn) DSP 加速。
??? 增強型配置電路，支持商用 flash 存儲器，簡化了系統(tǒng)重配置，還包含第五代設計安全，從而保護了您的知識產(chǎn)權。
經(jīng)過優(yōu)化的功耗指標
?? ?利用 65nm ExpressFabric 技術和低功耗 IP 模塊將動態(tài)功耗降低了35%。
??? 三柵極氧化層技術使采用 65nm 工藝時的靜態(tài)功耗同采用 90nm 工藝的 Virtex-4 FPGA 的靜態(tài)功耗相等。
?? ?降低串行連接功能的功耗：3.2 Gpbs下，RocketIO GTP 收發(fā)器消耗的功率低于 100mW?
??
最低的系統(tǒng)成本
??? 器件更小：65nm 工藝縮小了晶片尺寸，而新型真正的6輸入 LUT 則提高了器件效率。
?? ?以最經(jīng)濟的速度級別實現(xiàn)最高的性能目標。
?? ?利用內置式、低功耗收發(fā)器減少元件數(shù)量。
?? ?整合了嵌入式處理系統(tǒng)和 PowerPC 440 模塊
?? ?利用內置式 PCIe 端點和以太網(wǎng) MAC 模塊提高邏輯效率。
?? ?采用較小的散熱器、風扇和電源來降低功耗。
??? 提供了四種分別針對不同領域進行了優(yōu)化的平臺，因而是您的最佳選擇。?
?
更多信息請訪問：http://china.xilinx.com.cn?。?