摘? 要： 設(shè)計了一種工作電壓為3.3V恒定跨導(dǎo)" title="跨導(dǎo)">跨導(dǎo)軌到軌" title="軌到軌">軌到軌CMOS運(yùn)算放大器，針對軌到軌輸入級" title="輸入級">輸入級中存在的跨導(dǎo)不恒定問題，提出利用電流開關(guān)解決這一問題的方法；輸出級采用前饋AB類控制的rail-to-rail輸出和級聯(lián)密勒補(bǔ)償，保證了該運(yùn)放有大的動態(tài)輸出范圍和較強(qiáng)的驅(qū)動負(fù)載能力以及好的頻率特性。
關(guān)鍵詞： 軌到軌；恒定跨導(dǎo)；電流開關(guān)；AB類輸出級
?
隨著集成電路的快速發(fā)展，低壓低功耗的便攜式產(chǎn)品越來越受到人們的歡迎。但由于晶體管的閾值電壓并不隨著特征尺寸的減小而線性減小，所以在低電源電壓環(huán)境下，CMOS運(yùn)算放大器的輸入輸出信號的動態(tài)范圍大大減小[1]。為了增大運(yùn)放輸入輸出信號的動態(tài)范圍，最好能達(dá)到整個電源電壓范圍，軌到軌運(yùn)放成為當(dāng)今設(shè)計的熱點(diǎn)。
軌到軌運(yùn)放中存在的主要問題是輸入級在整個共模" title="共模">共模輸入范圍內(nèi)不恒定，這便使得單位增益帶寬發(fā)生很大的變化，給頻率補(bǔ)償帶來很大困難。目前控制跨導(dǎo)恒定的方法很多：(1)使用齊納二極管使P、N差分輸入對柵源電壓之和為常數(shù)[2]；(2)使尾電流的方根之和與n溝和p溝跨導(dǎo)成比例[3]；(3)利用偏置回路保持尾電流平方根之和的恒定[4-7]。第三種方法由于結(jié)構(gòu)簡單被普遍采用，在文獻(xiàn)[5]、[6]中提出了用開關(guān)管控制輸入差分對" title="差分對">差分對尾電流的方法，但這種方法沒有很好地控制尾電流與共模輸入同步變化。本文提出了一種輸入級由新型開關(guān)管控制尾電流來恒定跨導(dǎo)、輸出級采用前饋AB類控制的放大器。Hspice仿真結(jié)果表明，輸入級跨導(dǎo)在整個共模輸入范圍內(nèi)變化了約6%，不到文獻(xiàn)[5]中變化率15%的一半。
1 Rail-to-Rail輸入級的設(shè)計
1.1 基本的Rail-to-rai差分對
基本的軌到軌輸入級結(jié)構(gòu)[2-7]如圖1所示。
?
?
根據(jù)輸入共模電壓的不同，該軌到軌輸入級工作在三個區(qū)域。當(dāng)共模輸入電平接近VDD時，只有NMOS差分輸入對工作；當(dāng)輸入共模電平接近VSS時，只有PMOS 差分對工作；當(dāng)共模輸入電平處于中間狀態(tài)時，PMOS和NMOS差分輸入對同時工作。
如果PMOS和NMOS差分對工作時都處于飽和狀態(tài)，則有：
只有PMOS差分對工作時，其跨導(dǎo)為：
式中：
μP為PMOS載流子遷移率；
??? Cox為單位面積的柵氧化層電容。
??? 只有NMOS 差分對工作時，其跨導(dǎo)為：
??? 
式中：
????μN(yùn)為NMOS載流子遷移率。
????PMOS和NMOS同時工作時，跨導(dǎo)為：
??? 
????
??? 則從式(1)、(2)、(3)、(4)可以看出在整個共模輸入范圍內(nèi)，輸入級的跨導(dǎo)變化了2倍，這使輸入級的單位增益帶寬發(fā)生很大變化，頻率補(bǔ)償變得困難[5]，跨導(dǎo)恒定控制電路對輸入級來說成為必要。
1.2 恒定跨導(dǎo)輸入級
本文利用偏置回路來保持輸入差分對管平方根之和恒定，基本思路是使式(1)、(2)中的電流Iref為式(3)中的4倍，因此引入了3倍電流鏡和電流開關(guān)，使共模輸入電平接近VSS或VDD時，3倍電流鏡工作。文獻(xiàn)[5]、[6]中也提出了類似的方法，通過給開關(guān)管加固定偏壓來控制輸入差分對管尾電流的變化。但存在一個問題，如果偏壓選取的不合適，則尾電流的變化不能和輸入電壓同步變化。本文提出了一種使輸入差分對管尾電流隨共模輸入電壓同步變化的方法，所設(shè)計的恒定跨導(dǎo)輸入級如圖2所示。
?
?
恒定跨導(dǎo)控制電路由兩對開關(guān)管和兩對三倍電流鏡構(gòu)成。圖2中MN5、MN6、MP5、MP6構(gòu)成互補(bǔ)的輸入差分對，在設(shè)計時，參數(shù)滿足式（4）。MN11、MN12和MP11、MP12是兩對由共模輸入電壓控制的開關(guān)管，控制著PMOS和NMOS輸入差分對尾電流的變化。當(dāng)共模輸入電平處于低電平時，PMOS輸入差分對MP5、MP6及開關(guān)管MP11、MP12導(dǎo)通，NMOS輸入差分對MN5、MN6及開關(guān)管MN11、MN12截止，尾電流被MP11、MP12經(jīng)MN7、MN3引到MP8、MP7 組成的三倍電流鏡，則PMOS差分對管的尾電流變?yōu)樵瓉淼?倍；同理，在輸入共模電平較高時，PMOS差分對管截止，NMOS差分對導(dǎo)通，其尾電流也變?yōu)樵瓉淼?倍；當(dāng)共模輸入電壓處于中間狀態(tài)時，PMOS和NMOS輸入差分對及兩對開關(guān)管都導(dǎo)通，三倍電流鏡對PMOS和NMOS差分對不貢獻(xiàn)尾電流。這樣保證了輸入級跨導(dǎo)在整個共模輸入范圍內(nèi)幾乎不變。輸入級跨導(dǎo)仿真結(jié)果如圖3所示。
?
?
2 輸出級
輸出級的主要目的是將來自輸入級的信號有效地傳遞給負(fù)載，同時為了使運(yùn)算放大器在閉環(huán)情況下能穩(wěn)定工作，進(jìn)行必要的頻率補(bǔ)償。要達(dá)到軌到軌的輸出，最常用的輸出級電路是AB類輸出。綜合參考文獻(xiàn)[5]、[7]、[8]中的方法，本文所設(shè)計的輸出級電路如圖3所示。
對該運(yùn)放的頻率補(bǔ)償，采用了級聯(lián)密勒補(bǔ)償方式[5]。其單位增益帶寬為：
式中，gmi表示輸入級的跨導(dǎo)，CM1、CM2為密勒補(bǔ)償電容。
可見，由于輸入級跨導(dǎo)恒定，使頻率補(bǔ)償變得容易。在進(jìn)行補(bǔ)償過程中，可以根據(jù)所需單位增益帶寬和相位余量，使密勒補(bǔ)償電容盡量減小，本文設(shè)計中所選密勒補(bǔ)償電容為0.6PF，相位裕度為64°，單位增益帶寬為8.94MHz，達(dá)到了比較好的補(bǔ)償效果。
3 仿真結(jié)果與分析
3.1 輸入級跨導(dǎo)
圖4給出了共模輸入電壓直流掃描輸入級跨導(dǎo)的變化曲線。可以看出，曲線上有兩個跨導(dǎo)變化比較顯著的地方，這是因?yàn)楫?dāng)共模輸入電平處于中間狀態(tài)時，輸入差分對管存在由導(dǎo)通到弱導(dǎo)通，由弱導(dǎo)通到導(dǎo)通的過渡態(tài)，導(dǎo)致跨導(dǎo)增大所致。盡管跨導(dǎo)增大，但圖中顯示跨導(dǎo)最大的變化僅僅為6%。
?
?
3.2 放大器指標(biāo)
在0.6μm工藝下用HSPICE，采用全典型模型，在溫度為25℃、電源電壓為3.3V單電源供電，負(fù)載電阻為10kΩ、電容為10pF時對本文所設(shè)計放大器各個指標(biāo)進(jìn)行了仿真。仿真結(jié)果如圖5、圖6及表1所示。
?
?
?
?
本文設(shè)計了一種軌到軌運(yùn)算放大器。并針對軌到軌輸入級中跨導(dǎo)不恒定的問題提出了一種利用電流開關(guān)來恒定跨導(dǎo)的方法。仿真結(jié)果表明，該運(yùn)算放大器基本達(dá)到了輸入輸出的軌到軌，輸入級的跨導(dǎo)在整個共模輸入范圍內(nèi)僅變化了6%，運(yùn)放各個指標(biāo)性能良好，適合于低壓低功耗的系統(tǒng)。
?
參考文獻(xiàn)
[1] HUIJSING J H，DLINE Barger.Low-Voltage Operational?Amplifier with Rail-to-Rail Input and Output Ranges[J].IEEE J.Solid-State Circuits，1985，SC-20(6)：1144-1150.
[2] AKURAI S，ISMAIL M.Robust design of rail-to-rail CMOS operational amplifiers for a low power supply voltage[J].IEEE J.Solid-State Circuits，1996，31(2)：146-156.
[3] HOGERVORST R，TERO J P，HUIJSING J H.Compact CMOS constant-gm railto-rail input stages with gm con-
trolled by an electronic Zener diode[J].IEEE J.Solid-State?Circuits，1996，31(7)：1035-1040.
[4] WANG M，MAYHUGH T L，Jr S H K Embabi.Constantgm rail-to-rail CMOS op-amp input stage with over-lapped
transition regions[J].IEEE J.Solid-State Circuits，1999，32(10)：148-156.
[5] HOGERVORST R，TERO J P，ESCHAUZIER R G H.Compact power efficient 3V CMOS rail-to-rail input/output opamp for VLSI cell libraries[J].IEEE J.Solid-State Circuits，1994，29(12)：1505-1513.
[6] Yung-ChinLiang，Meng-Lieh Sheu.A rail-to-rail.constant?gain CMOS op-amp[J].the 2004 IEEE Asia-Pacific Conference on Circuits and Systems，2004(12)：257-260.
[7] NAGARAJ K.Constant? transconductance CMOS amplifier?input stage with rail-to-rail input common mode voltage[J].IEEE Trans.Circuits Systems II，1995，42(5)：366-s368.
[8] HUNG Ch-C，ISMAIL M，HALONEN K.Low-voltage railto-rail CMOS differential difference amplifier[J].1997 IEEE?International symposium on Circuits and Systems，1997(6)，Hong Kong.145-148.