用戶對于自己所購買的蜂窩電話一般有許多要求，長通話時間和長待機時間顯然是其中最重要的兩項。盡管目前2G蜂窩電話可以通話幾個小時并待機好幾天，但新型2.5G和3G蜂窩產(chǎn)品卻不能做到這樣。事實上日本的早期試驗發(fā)現(xiàn)，有些3G蜂窩電話用不到一小時就沒電了。

　　設計人員應該認識到，解決這一問題的答案并不僅在于蜂窩電話設計的模擬部分或數(shù)字部分，要滿足最終用戶在功耗方面的要求，設計人員在開發(fā)下一代系統(tǒng)時必須有一個總體電源管理方案。本文將詳細討論系統(tǒng)功耗涉及的每個因素，分析設計人員將面臨的電源管理難題，并介紹解決這一設計難題的一些有潛力的解決方案。

　　主要影響因素

　　在討論具體細節(jié)之前，讓我們先簡要看一下蜂窩電話中必須進行電源管理的關鍵部分。圖1是一個典型2.5G蜂窩電話設計的主要功率消耗模塊。

　　發(fā)送功率放大器對設計工程師來說是電源管理主要難點之一，這種功率放大器要求很高峰值電流，有時將近1安培，因此該部件消耗的手機電池能量比任何其它部件都多。在通常使用情況下，功率放大器消耗的電能幾乎要占電池總能量的一半。

　　RF收發(fā)器不如功率放大器耗電多，但也會為設計人員帶來一些功率方面的問題。平均來說，收發(fā)器在發(fā)送或接收模式下消耗的電流介于50至100mA之間。

　　除了功耗之外，收發(fā)器還為設計人員帶來另一個挑戰(zhàn)，即從蜂窩電話其它部件電源處收到的噪聲會極大地影響收發(fā)器的整體性能。因此設計人員必須隔離收發(fā)器的電源，以應付可能出現(xiàn)的噪聲問題。

　　包括音頻編解碼器、射頻編解碼器和電源控制功能的模擬基帶器件消耗的功率并不高，但也必須提供干凈的電源才能滿足手機性能要求。

　　除了發(fā)送功率放大器之外，數(shù)字基帶器件消耗的功率最多，數(shù)字基帶IC的功耗理解起來比較復雜，因為較高處理器時鐘速度和晶圓工藝相關特性等導致很多此消彼長的現(xiàn)象。一般來說，可實現(xiàn)高時鐘速度以滿足應用要求的晶圓工藝，其關閉狀態(tài)泄漏電流相對較高，這將導致因邏輯開關而形成的有源功率部分，以及無論處理器是否開關都會消耗功率的泄漏部分。

　　上面列出了蜂窩電話主要耗電部件，下面讓我們看一下設計人員解決這些問題所使用的技術。我們從數(shù)字基帶部分開始。

　　邏輯功能方面的問題

　　對于電池供電或低功耗設備，不同時期的數(shù)字信號處理器都提出過電源管理的要求，主要重點是降低有源功率，對CMOS技術來說就是信號轉換以及設計中節(jié)點電容充放電引起的功耗。減少這一動態(tài)功耗部分而進行的努力一直集中在時鐘控制上，因為時鐘是同步系統(tǒng)中主要的激勵源。

　　將系統(tǒng)時鐘網(wǎng)絡分割成具有自動軟件控制的單獨時鐘域一直是控制時鐘的有效途徑，如今新時鐘技術如動態(tài)電源和頻率變換(DVFS)也用到了DSP系統(tǒng)中，可進一步降低有源功耗。

　　DVFS允許某個模塊電路的工作電壓在系統(tǒng)面臨繁重處理任務時升高，從而使時鐘頻率和電壓暫時增高。它降低系統(tǒng)功耗的原理是，正常情況下系統(tǒng)電路工作在較低電壓和頻率模式，僅在進行大量數(shù)據(jù)處理時才轉到更快更高的功耗模式。但必須指出的是，技術發(fā)展而導致的主電源電壓不斷下降(從5伏到3.3伏再到1.8/1.5伏，現(xiàn)正走向1.2伏及更低)限制了DVFS在同步電路中真正發(fā)揮作用，因為此時最低和最高工作電壓變得非常接近。

　　基帶結構的靜態(tài)功耗控制也引發(fā)了一些新的功率控制問題。因為現(xiàn)代CMOS技術中晶體管的靜態(tài)功耗大幅增加，特別是在支持高性能操作時，這主要是由于為滿足性能要求必須將幾何尺寸縮小并且犧牲晶體管閾值電壓，而該靜態(tài)部分(或稱泄漏電流)對電源電壓水平很敏感。圖2顯示了微處理器的動態(tài)和靜態(tài)功耗變化情況(使用高性能晶體管在最大電壓時)。

　　現(xiàn)在還處于后期開發(fā)階段旨在減少泄漏電流影響的新技術采用了待機(或“睡眠”)系統(tǒng)狀態(tài)，這種功率狀態(tài)要么維持全部或部分系統(tǒng)狀態(tài)，要么完全關閉。在維持狀態(tài)時，可采用降低工作電壓的作法，但需要在存儲器和寄存器等功能中應用一些特別的偏壓技術；在狀態(tài)關閉時，系統(tǒng)必須關掉DSP中的模塊，通過電氣隔離這些模塊以確保它們不受系統(tǒng)其余部分操作的影響。

　　功率泄漏還可作為一個指標，限制針對某個功能所構建的晶體管總數(shù)。不管是從靜態(tài)還是從動態(tài)功耗的角度看，晶體管都不是沒有代價的，因此必須對模塊進行優(yōu)化，盡可能采用最少數(shù)量的晶體管。

　　全局觀念

　　以上討論說明，為何必須在整個基帶芯片級上進行全局電源管理，將時鐘和電源控制重新組合成一種硬件與軟件設計人員共用且一致的模型。電源管理要求將各部分聯(lián)系在一起以進行有效控制。

　　處理基帶硬件部分時，設計人員首先必須仔細地將系統(tǒng)分割成采用同類功率模式的功能簇(也叫域)，舉例來說，有些器件可支持電壓與頻率升降并可在不用時關掉，而有的則必須一直工作在較高有源功率狀態(tài)且必須維持這種狀態(tài)。第二，為了實現(xiàn)芯片級電源管理無縫組合，這些域必須通過標準方法相連以控制其功率狀態(tài)。實現(xiàn)方法是給每個域一個功率“封套”(wrapper)，它使得域內的功率狀態(tài)控制難題可用硬件來解決，并通過新出現(xiàn)的更成熟電路技術逐步改善。

　　第三，對于各個域之間共享的一些邏輯功能(如互連、中斷和喚醒事件，以及片上時鐘和電源)，必須通過監(jiān)控相關域的功率狀態(tài)分別對待。中斷和喚醒事件的處理及兩者之間的切換須根據(jù)功率狀態(tài)變化而特別小心，因為這對于確保已關閉系統(tǒng)部件正常喚醒至關重要。

　　基帶軟件部分的功耗，主要取決于實時操作系統(tǒng)對于執(zhí)行任務所需硬件功能的活動需求變化進行捕捉和建模的能力。軟件電源管理分為三個主要部分。第一部分包括獲得執(zhí)行任務信息的各種途徑，例如芯片哪些資源屬于動態(tài)需要，以及為滿足執(zhí)行時限性能需要達到多高(最高頻率和電壓定為100%)。人們現(xiàn)正在開發(fā)API支持這一需要，但有些參數(shù)難以獲取，因此應提供一種默認方式，將對外設等設備的訪問請求(通常通過OS調用來進行)自動分類以增強該默認方式。

　　第二部分包括一個與任務調度程序相關的功率及時鐘域調度程序，根據(jù)底層硬件能力和面臨的時限要求喚醒或關閉各域、定義所需的電壓水平和頻率以及采取適當系統(tǒng)狀態(tài)保存措施。該功率調度程序還將監(jiān)控資源使用情況，并聯(lián)合任務調度程序一起做出決定，以便使關閉時段盡可能長。

　　第三部分是根據(jù)OS的配置對未使用域功率狀態(tài)進行靜態(tài)分配。舉例來說，這種分配可以決定未裝相應驅動程序時是否可徹底關閉某外設資源。

　　圖3顯示了一個硬件分割與電源管理互連及軟件堆棧結構，這種分布式電源管理方案的組合式硬軟件結構已在一個3G終端基帶芯片(基于0.1微米工藝)上進行了測試，結果表明，與傳統(tǒng)時鐘管理方案相比，新方案在工作期間泄漏電流降低了約10倍，待機模式下泄漏電流降低了約1,000倍。

　　模擬部分的挑戰(zhàn)

　　雖然蜂窩手機的模擬功能并不是最耗電的，但模擬部分的功耗仍然很重要，為降低這部分功耗也進行了大量工作。

　　將模數(shù)轉換器和數(shù)模轉換器集成到系統(tǒng)基帶邏輯功能中一直是降低蜂窩電話功耗的一條途徑。雖然在特殊模擬工藝中，元件無法精確匹配以及更高電壓帶來了一些特殊挑戰(zhàn)，但電路設計師創(chuàng)造性地想出了一種應對方法，即盡可能多地利用數(shù)字功能來控制和校準基本模擬模塊，如ADC和DAC之類。

　　動態(tài)元件匹配就是這樣一種技術，它利用一個可以切換到不同狀態(tài)的元件矩陣，在電路性能上造成一種統(tǒng)計效果，即使得模擬功能執(zhí)行起來就好像各個元件都已得到更好匹配一樣。另一個技術是盡可能多地利用數(shù)字濾波，簡單地把濾波任務更多移到數(shù)字領域以降低對模擬性能的要求。

　　將ADC和DAC集成還減少了IC間高速數(shù)字接口所用引腳數(shù)，從而降低功耗。在集成ADC或DAC時，由于系統(tǒng)基帶處理器上的一個模擬端口可以取代一個數(shù)字接口，因此接口的功耗會降低，系統(tǒng)數(shù)字噪聲耦合也將降到最小。

　　RF與功率控制問題

　　蜂窩手機的RF部分包括一個發(fā)送功率放大器和一個小信號收發(fā)器，目前的趨勢是采用先進的CMOS技術或細間距鍺化硅工藝降低收發(fā)器中的功耗，應用特殊的硅DMOS工藝或砷化鎵技術降低功率放大器的功耗。

　　在向2.5G和3G無線接口技術發(fā)展時，要求采用能使蜂窩電話功率放大器呈現(xiàn)更高線性度的新調制方案。由于更嚴格的線性度要求通常會使功率放大器效率損失差不多10%至20%，因此設計人員們正在研究新的技術以克服這些挑戰(zhàn)，預失真就是這樣一種技術，它根據(jù)功率放大器的非線性度來改變輸入信號，從而使功率放大器在生成高精確度調制的同時工作于更高效率上。

　　當輸出功率低于峰值時，功率放大器效率也會嚴重下降。由于手機在使用時通常很少接近峰值輸出功率(只有當用戶離蜂窩發(fā)射塔距離差不多最遠時才會用到)，因此有些手機設計現(xiàn)在采用DC/DC轉換器來恢復較低輸出功率時的效率。在正常使用情況下，DC/DC轉換器效率導致的最大輸出功率效率損失，完全可以通過對較低功率下的效率提高來補償。

　　在電源管理部分，集成也是一個非常重要的趨勢。現(xiàn)代處理器設計*率域的大量使用、動態(tài)電壓升降以及對額外電路偏壓控制的需求，都使得系統(tǒng)處理器電源管理問題十分復雜。此外，集成的模擬功能需要非常干凈的電源，為此最好將為模擬功能供電的電源調節(jié)器徹底集成。

　　隨著RF/基帶集成的出現(xiàn)，一些公司宣布集成的藍牙射頻與蜂窩射頻很可能隨后出現(xiàn)，屆時對干凈片上電源調節(jié)要求將更加苛刻。當然，在數(shù)字CMOS邏輯工藝中集成電源調節(jié)器是件非常有挑戰(zhàn)性的任務，需要特殊的晶體管設計以滿足電池電壓所帶來的高電壓要求，在某些情況下必須采用一個外接的預調節(jié)器來降低輸給片上器件的電壓。

　　本文總結

　　正如本文所表明的，積極的功率控制在現(xiàn)代手機設計中是必需的。盡管存在很多挑戰(zhàn)，但設計師們提出了多種新的電源管理方案，降低蜂窩電話的總功耗，從而在不遠的將來提高待機和通話時間。

　　隨著2.5G/3G發(fā)展的繼續(xù)，設計師們將面臨很多新挑戰(zhàn)。如集成的照相機、彩色顯示屏、互動游戲等更多功能將不斷使蜂窩電話功耗捉襟見肘，迫使設計工程師繼續(xù)開發(fā)和采用新的電源管理方案。總而言之，成功的關鍵就是在蜂窩電話設計過程中采用一種總體系統(tǒng)功耗降低方案。