當前的移動設(shè)計在努力在高耗能(power-rich)的功能性和更長電池壽命的需求之間取得平衡。本文將探討在混合電壓供電的移動設(shè)計中，混合電壓電平如何提高ICC 電源電流及邏輯門如何降低功耗。

低Icct 技術(shù)有利于節(jié)能

目前，大多數(shù)便攜設(shè)備都備有多個電源軌，但在輸入高電平(VIH)低于電源電壓(VCC)時，仍可能產(chǎn)生不定功耗。當輸入電壓為電源軌電平(VIL = Gnd 或 VIH = VCC)時，CMOS一般具有極低的靜態(tài)ICC和泄漏電流，故是移動應用中邏輯器件的首選技術(shù)。不過，若VIH < VCC，會發(fā)生這種情況：輸入級的PMOS 和 NMOS晶體管可能均在不同級‘導通’，此時傳導電流。在這個狀態(tài)期間，靜態(tài)電流ICC增加，存在一條從VCC 到 Gnd的路徑。這個增加的電流被稱為ICCT電流，亦是輸入電壓逼近閾值時的電源電流。圖1描述了這種情況。

 
輸入電壓等于電源電壓Vcc時為使用CMOS門電路的理想狀態(tài)；這時ICC電流極低。

在混合電壓情況下，若Vin < VCC，ICCT電流出現(xiàn)，功耗也隨之產(chǎn)生。

圖1：邏輯門和輸入電壓條件

一般在CMOS 門電路的設(shè)計中，輸入電壓閾值或輸入切換點為VCC/2；不過，飛兆半導體的低ICCT門電路采用專有的輸入電壓設(shè)計，可降低輸入閾值電壓，增大輸入電壓范圍，同時不影響有效邏輯低電平VIL。如前所述，當輸入電壓為0V 或 VCC 時，CMOS門電路的耗電量極低，而產(chǎn)品數(shù)據(jù)手冊通常會注明該條件下的ICC。因此，系統(tǒng)設(shè)計人員在VIH 值小于VCC時看到ICC電流增大可能頗為驚訝。下面的圖2顯示了一個重新設(shè)計的輸入結(jié)構(gòu)的優(yōu)點。下面的VIN - ICC  圖比較了一個標準CMOS輸入器件(紅色線條)和一個低ICCT輸入器件(藍色線條)。靜態(tài)功率由基本DC功率公式?jīng)Q定：P = ICC * VCC。在本例中，輸入VIH 為2.5V，標準CMOS門電路輸入的功耗等于3.0mW (3.6V x 0.83mA) ，而低 ICCT門電路的功耗只有0.003mW (3.6V x 0.99uA)；也就是說，利用Low ICCT 器件，靜態(tài)功耗降低了100%。

 圖2：ICC -VIN 輸入曲線 (Vcc = 3.6V, VIN = 2.5V)

ICC電流的增大十分重要，因為它會大幅度增加器件的靜態(tài)功耗。飛兆半導體的專有低ICCT輸入結(jié)構(gòu)可在ICCT 電流出現(xiàn)期間限制其范圍，如圖2所示。

 表1：不同VIH條件下的節(jié)能潛力

表1比較了不同VCC / VIN 條件下的ICCT電源電流級。從表中可看出，飛兆半導體的低ICCT門電路具有很大的節(jié)能潛力。在混合電壓系統(tǒng)中，利用低ICCT門電路，與邏輯門電路相關(guān)的功耗可降至微不足道。

請參考下表列出的低ICCT門電路供貨情況。根據(jù)需要可以提供額外的功能。當現(xiàn)有應用因前面討論的輸入條件而出現(xiàn)功耗過大時，用戶可利用標準引腳輸出，直接簡便地進行替換。

表2：飛兆半導體的NC7SVL 低 ICCT門電路

總結(jié)

延長電池壽命的要訣是降低各級的功率。隨著便攜設(shè)備整合更多的功能，功耗問題越來越令人擔憂。飛兆半導體的NC7SVL 低 ICCT TinyLogic®產(chǎn)品為解決這些難題提供了一個具成本效益的解決方案。此外，飛兆半導體先進的小尺寸MicroPak封裝技術(shù)，以及新推出的更小的1.0x1.0mm MicroPak 2封裝技術(shù)，可顯著降低線路板空間要求。

對于功率預算十分緊張的便攜應用產(chǎn)品來說，耗電量的增加是不能接受的。NC7SVL 低 ICCT 門電路能夠幫助系統(tǒng)設(shè)計人員在將功率保持在預算之內(nèi)，并延長電池壽命。