摘  要: 提出GPS接收機集成設計與仿真平臺的研制思想,進行GPS系統(tǒng)的建模、仿真和接收機設計驗證的技術手段、開發(fā)模式" title="開發(fā)模式">開發(fā)模式及仿真設計流程,建立以數(shù)字中頻" title="數(shù)字中頻">數(shù)字中頻信號為參考點的信號模型,并給出整體設計方案。

　　關鍵詞: GPS  系統(tǒng)建模與仿真  可編程片上系統(tǒng)

　　隨著衛(wèi)星導航定位技術的空前發(fā)展和全球定位系統(tǒng)GPS(Global Positioning System)在軍事、民用眾多領域日益廣泛的應用,越來越多的廠商投入到GPS用戶端設備的研發(fā)和生產(chǎn)中。其中GPS接收機和專用芯片的研制融合了衛(wèi)星導航、無線通信、嵌入式系統(tǒng)、微電子技術等多個專業(yè)領域的知識,新技術、新方法、新產(chǎn)品不斷出現(xiàn),在研究開發(fā)的早期要對新的處理技術和不同的設計進行分析、比較和驗證,需要一種易用的、精確的GPS信號與接收機模型和系統(tǒng)級" title="系統(tǒng)級">系統(tǒng)級仿真工具^[1][2]。在當前技術條件下這種模型和工具可以進一步發(fā)展為將經(jīng)過驗證的新設計吸收并集成到新的接收機、概念機以至原型機中的系統(tǒng)級平臺。

1 輔助GPS接收機設計的系統(tǒng)級平臺的提出

　　隨著技術的發(fā)展,GPS接收機的結(jié)構(gòu)已經(jīng)由單通道序貫模式、時分多路復用模式發(fā)展到并行多通道模式,絕大多數(shù)接收機采用了數(shù)字信號處理" title="數(shù)字信號處理">數(shù)字信號處理模塊。將數(shù)字信號處理電路與應用處理器做成單芯片,即內(nèi)嵌" title="內(nèi)嵌">內(nèi)嵌MPU/MCU的GPS SOC(System on Chip)芯片的產(chǎn)品已陸續(xù)面市。新的數(shù)字信號處理算法、捕獲與跟蹤方法、參數(shù)估計方法、高動態(tài)和高精度定位算法、組合導航濾波算法等不斷應用于GPS隨機軟件中。同時,GPS系統(tǒng)將增加新的擴頻M碼,并為民用用戶增加在L2上的C/A碼和新的L5頻率。傳統(tǒng)的GPS接收機和芯片由于不具有可升級性、不能同時兼容新的空中接口方案將會逐漸被淘汰。

　　在現(xiàn)有技術條件下,GPS接收機對各種動態(tài)環(huán)境下的多通道衛(wèi)星信號的實時數(shù)字化處理仍需借助硬件實現(xiàn)。選用FPGA器件作為GPS數(shù)字信號處理的硬件平臺,不僅可以提供純軟件信號處理尚不能達到的實時性以及ASIC相關器所不具備的靈活性和可擴展性,而且可以將GPS接收機的相關器、CPU及其接口、更多的功能單元集合在一塊內(nèi)嵌DSP或其他嵌入式處理器內(nèi)核的FPGA器件上,即實現(xiàn)GPS信號和應用處理的可編程片上系統(tǒng)SOPC(System On a Programmable Chip)。要適應新的GPS波形和應用只需改動接收機中的軟件和固件,使接收機用戶不需要購買新的GPS硬件即可完成面向新系統(tǒng)并不斷改變的應用要求、性能要求(如高動態(tài)性能的提高、新的載波跟蹤技術的應用等)的升級。

　　要用FPGA實現(xiàn)SOPC,必須對FPGA設計進行全面的性能分析,不能僅限于時序的驗證。在電子設計過程中系統(tǒng)級仿真占整個設計周期的比率已逐步提高到30%以上^[3]。由于高層應用背景、系統(tǒng)目標定義、算法及設計規(guī)范的千差萬別,系統(tǒng)級仿真工具的開發(fā)任務越來越多地轉(zhuǎn)移到了原有EDA工具的用戶——即電子產(chǎn)品和系統(tǒng)開發(fā)者身上。GPS系統(tǒng)級建模仿真工具與新的GPS接收機設計同樣可以由設計者集成在一個開發(fā)平臺之上并實現(xiàn)其相互驗證和轉(zhuǎn)化。這一平臺不僅可以提供蘊含GPS知識工程與專家系統(tǒng)資源的GPS系統(tǒng)級仿真和設計驗證工具,還可以直接形成概念GPS接收機的設計,形成GPS信號處理器的行為級模型和HDL設計,直接用于先進的GPS接收機系統(tǒng)與芯片的開發(fā)。

2 開發(fā)模式和設計仿真的流程

　　在輔助GPS接收機設計的系統(tǒng)級平臺研制中采用一種新的開發(fā)模式和設計仿真方法,如圖1、圖2所示。首先在Mathworks公司的Simulink環(huán)境中通過信號互連的Blocks(部件)組成系統(tǒng)模型,由Matlab定制信號驅(qū)動仿真和分析結(jié)果,通過由FPGA廠商提供的第三方工具(例如Altera公司面向其內(nèi)嵌嵌入式微處理器的器件Excalibur系列的SOPC Builder、面向其內(nèi)嵌DSP block的器件如Stratix系列的DSP Builder、Xilinx公司面向其內(nèi)嵌DSP的FPGA器件的System Generator等工具)可以產(chǎn)生硬件TestBench(測試基準),比較Simulink和后續(xù)的HDL仿真的結(jié)果;經(jīng)驗證的設計被移植到硬件時,無對應硬件實現(xiàn)的Blocks如TestBench驅(qū)動和分析模塊將被自動舍棄。在Simulink中的仿真速度比HDL仿真大大加快,使實現(xiàn)復雜系統(tǒng)的仿真成為可能,仿真得到的結(jié)果與硬件實現(xiàn)的結(jié)果是精確匹配的。通過Simulink和HDL的協(xié)同仿真,在開發(fā)早期階段即能看到預期的硬件結(jié)果,從而使設計過程大為簡化。這種開發(fā)模式在成本、易用性、多速率和連續(xù)信號支持、控制邏輯和復雜系統(tǒng)構(gòu)建和仿真等諸多方面均有優(yōu)勢。

3 GPS接收機模型及模擬產(chǎn)生GPS信號的邏輯點的選擇

　　建模與仿真首先對GPS接收機天線接收到的衛(wèi)星信號模擬,然后著重研究GPS接收機的系統(tǒng)級模型、仿真分析和設計驗證,接收機部分主要針對圖3給出GPS接收機模型框圖中的A、B、C三個模塊。

　　將模擬產(chǎn)生GPS信號的邏輯點選在接收機由A/D變換器產(chǎn)生的數(shù)字化中頻處,即圖3所示A部分輸出與B部分輸入處,開始數(shù)字化處理之前。理由有四:

　　(1)盡管Simulink可以對時間連續(xù)的動態(tài)系統(tǒng)進行仿真,但Matlab和Simulink本身是工作在計算機離散化的數(shù)字處理基礎上的,對連續(xù)信號來說事實上是一種偽模擬環(huán)境。要在此環(huán)境中實現(xiàn)對高頻模擬信號精確仿真,依賴于時間密集的高速采樣,非常消耗計算資源,一般要得到一個可用的仿真結(jié)果需要等待長時間的運算;

　　(2)大多數(shù)現(xiàn)代的GPS接收機對下變頻后的模擬中頻信號進行A/D變換,以便采用先進的數(shù)字信號處理技術進行處理如數(shù)字跟蹤、數(shù)字相關、數(shù)字濾波等;

　　(3)許多誤差因素和接收機效應可以在這一點精確建模,通過推導得到其解析表達式;

　　(4)不含反饋信息的信號可以很好地與Matlab的代碼順序處理機制相適應,從而使代碼流程清晰,使用簡單,只需輸入幾個控制仿真操作的預定義參數(shù)即可。

4  數(shù)字中頻信號模型的建立

　　圖3所示A部分輸出與B部分輸入處的數(shù)字中頻信號是模擬產(chǎn)生GPS信號的邏輯點,也是數(shù)字信號處理電路的輸入。其數(shù)學模型的正確性將直接影響整個系統(tǒng)的性能,是建模的首要任務。

　　在GPS系統(tǒng)T時刻到達GPS接收機天線的L1載波C/A碼RF信號可以表示為:

式中N為T時刻的可觀測衛(wèi)星總數(shù),j為可觀測衛(wèi)星的編號,P^j_r為接收信號功率,C^j()和D^j()分別為第j顆衛(wèi)星的C/A碼和導航電文數(shù)據(jù),τ^j_g為群延遲,τ^j_g為相延遲,f_L1為L1載波頻率,f^j_d為載波多普勒頻移,φ^j為L1載波相位差的固定項,φ^j_v(T)為隨機相位誤差項,為頻漂或老化效應造成的相位偏差。n(T)為背景噪聲項,這里將L1 P碼信號視為隨機噪聲并入n(T)中,R_L1-MP為多徑誤差項。

　　GPS射頻前端電路輸出的中頻信號可以表示為:

　　式中f_IF為中頻信號的頻率,A_j為其電平幅度;n_IF(T)為中頻噪聲項,包含n(T)經(jīng)各級濾波器之后落在最終的中頻頻帶內(nèi)的噪聲、混頻和濾波電路產(chǎn)生的諧波、本振反饋和鏡象噪聲等的影響。

    若考慮接收機參考頻率源的誤差,則(2)式中的f_IF由數(shù)字中頻信號的標稱頻率f_{IF_nom}和其誤差項f_{IF_err}組成,即f_IF=f_{IF_nom}+f_{IF_err}。理論上振蕩器鐘差影響采樣頻率,在采樣時間上帶來抖動。在仿真中若采用非統(tǒng)一的采樣時間,將會顯著降低仿真速度。通過均勻采樣,并插入頻率誤差項到信號表示式中來模擬其影響。這樣可將(2)式中的接收時間取為固定采樣頻率f_S下的采樣時間kT_S,k=0，1，2，…。這樣得到數(shù)字中頻信號表示式為:

5 設計實現(xiàn)

　　整個GPS系統(tǒng)級平臺的研制著眼于實際硬件系統(tǒng)的仿真,先進的信號處理和跟蹤算法、設計方法的吸收與集成,不求復雜性而求其實用性和靈活性。開發(fā)內(nèi)容分為以下三部分:

　　(1)GPS信號軟件模擬器(數(shù)字中頻信號產(chǎn)生模塊)

　　對GPS衛(wèi)星信號經(jīng)過無線傳播信道、GPS接收機天線、射頻下變頻、濾波和采樣量化之后形成數(shù)字化中頻(或零中頻)信號的整個過程進行建模和仿真,得到數(shù)字化中頻(或零中頻)信號輸出數(shù)據(jù)文件。這一部分采用Matlab代碼編程實現(xiàn)。

這一仿真是在系統(tǒng)數(shù)學模型的基礎上實現(xiàn)的。AGC電路模型可以分別采用Matlab代碼和Simulink Block兩種方式實現(xiàn)。前者仿真可以更快、更精確,但在接收機噪聲不為常數(shù)時計算給定時間間隔的最佳門限并實現(xiàn)反饋控制較為困難;而后者可以實現(xiàn)重配置的AGC模型,更逼真地模擬AGC有限響應時間的波動,用于分析干擾環(huán)境的影響。

　　(2)GPS接收機數(shù)字信號處理模塊

　　實現(xiàn)GPS接收機數(shù)字信號處理部分的模型,對典型GPS接收機中的去載波、碼相關和跟蹤環(huán)路(即圖3所示解調(diào)和跟蹤部分)進行建模和仿真。這部分在Simulink中設計實現(xiàn)。

　　為了對軟件的模型精度進行驗證,選擇Zarlink公司的GPS芯片集GP2010/GP2015和GP2021進行建模,模仿信號在已知硬件上的效應和現(xiàn)象以便與真實測量數(shù)據(jù)相對比。同時所建模型也可針對其他接收機設計的模型重新配置,使設計具備足夠的靈活性以適應不同硬件仿真的需求。GP2021芯片由時基產(chǎn)生電路、地址譯碼器、總線接口、狀態(tài)寄存器和12通道并行相關器組成,每一通道的跟蹤模塊相互獨立。每個相關器集成了碼同步環(huán)和載波同步環(huán)的關鍵部件,要形成閉合的捕獲跟蹤環(huán)路還需要后邊的CPU軟件完成比較和控制^[4]。

　　(3)驗證和評估模塊

　　提取實際接收機觀測量和解調(diào)數(shù)據(jù)輸出并與前兩部分仿真輸出結(jié)果作比較,為前兩部分的設計提供功能和性能的驗證與評估。這一模塊在Matlab環(huán)境中設計實現(xiàn)。

參考文獻

1 Alison Brown， Neil Gerein，Keith Taylor. Modeling and Simulation of GPS Using Software Signal Generation

and Digital signal Reconstruction. Proceedings of the ION National Technical Meeting， Anaheim， CA， January 2000

2 Phillip M. Corbell. Design and Validation of an Accurate GPS Signal and Receiver Truth Model for Comparing Advanced Receiver Processing Techniques. MS thesis， AFIT， OH， March 2000

3 周祖成,王志華. 中國集成電路大全——專用集成電路和集成系統(tǒng)自動化設計方法. 北京:國防工業(yè)出版社,1997

4 Zarlink Semiconductor. GPS 2021-GPS 12 Channel Correlator. WWW Site. www.mitel.com,2002.12