《電子技術(shù)應(yīng)用》
您所在的位置:首頁 > 通信與網(wǎng)絡(luò) > 設(shè)計應(yīng)用 > PC工作站在DWCS軟基站中的應(yīng)用
PC工作站在DWCS軟基站中的應(yīng)用
維庫開發(fā)網(wǎng)
摘要: 分布式無線通信系統(tǒng)(Distributed Wireless Communication System,DWCS)是近幾年提出的一種新型無線通信體系結(jié)構(gòu),系統(tǒng)采用網(wǎng)絡(luò)無線電技術(shù),信號處理和控制模塊均在PC工作站中完成。本文結(jié)合軟件無線電相關(guān)技術(shù),研究PC工作站在DWCS基站中的應(yīng)用。本文將詳細(xì)分析軟基站設(shè)計及實(shí)現(xiàn)的關(guān)鍵問題,并給出軟基站系統(tǒng)的實(shí)測性能。
Abstract:
Key words :

分布式無線通信系統(tǒng)(Distributed Wireless Communication System,縮寫為DWCS)采用分布式天線、分布式處理控制、聯(lián)合信號處理等技術(shù),提高了系統(tǒng)頻譜效率和功率效率,增強(qiáng)了系統(tǒng)靈活性和擴(kuò)展性。

DWCS中采用了網(wǎng)絡(luò)無線電(network radio)的設(shè)計思想。網(wǎng)絡(luò)無線電是通用處理器單元通過光纖互連,構(gòu)成高性能的計算集群,完成系統(tǒng)信號處理及控制功能,與軟件無線電類似,其結(jié)構(gòu)靈活,具有很強(qiáng)的系統(tǒng)擴(kuò)展性,并具有更快的計算速率、可支持更高的網(wǎng)絡(luò)吞吐量。

軟件無線電系統(tǒng)中的通用處理器通常是DSP/FPGA等專用器件,本文所設(shè)計的軟基站系統(tǒng)中則采用了PC機(jī)工作站作為信號處理單元。表1詳細(xì)比較DSP/FPGA和PC工作站的優(yōu)缺點(diǎn)。

表1 DSP與PC工作站性能比較

本文結(jié)構(gòu)如下:首先將介紹軟基站的系統(tǒng)結(jié)構(gòu),以及所需要的軟硬件;其次重點(diǎn)探討軟基站設(shè)計及實(shí)現(xiàn)中所面臨的難點(diǎn)問題,包括:網(wǎng)絡(luò)吞吐量、子模塊運(yùn)行速率以及系統(tǒng)運(yùn)行速率;最后給出實(shí)際解決方案和系統(tǒng)實(shí)測性能分析。

1.軟基站系統(tǒng)設(shè)計

1.1系統(tǒng)框圖

系統(tǒng)整體框架如圖1,為單發(fā)六收結(jié)構(gòu)。移動臺由視頻終端和發(fā)射機(jī)構(gòu)成,基站端由六臺接收機(jī)以及PC工作站集群構(gòu)成。攝像頭實(shí)時采集圖像,經(jīng)發(fā)射機(jī)處理后,送至無線信道;基站六路接收機(jī)收到信號后,把信號傳至工作站處理,最后在終端輸出顯示。實(shí)際上,該系統(tǒng)對業(yè)務(wù)是透明的,不但可以傳輸視頻,也可以傳輸其他業(yè)務(wù)數(shù)據(jù)。

圖1 系統(tǒng)結(jié)構(gòu)圖

1.2計算集群配置

計算集群由兩臺PC機(jī)工作站組成,配置基本相同:cup AMD sempron2500+(64位);內(nèi)存512MB,DDR400;網(wǎng)絡(luò)接口適配器100Mbps;網(wǎng)絡(luò)交換機(jī)100Mbps。

軟件平臺是Redhat 9.0,內(nèi)核版本2.4.20-8。為了提高信號處理速度,有些信號處理模塊采用intel的SSE和SSE2指令集優(yōu)化,須用高版本編譯器,本系統(tǒng)使用的gcc3.3.1。

2 關(guān)鍵問題分析及性能測試

2.1 A/D吞吐量瓶頸

射頻信號經(jīng)過A/D采樣之后的數(shù)據(jù)量非常龐大,例如采用8bit,50MHz A/D,采樣之后輸出數(shù)據(jù)率達(dá)400Mbps;如果同時處理六路接收信號,則最高速率將達(dá)到400Mbps×6=2.4Gbps,現(xiàn)有網(wǎng)絡(luò)中很難支持如此高的數(shù)據(jù)傳輸。

本系統(tǒng)設(shè)計中在A/D采樣數(shù)據(jù)發(fā)送給PC之前,首先把數(shù)據(jù)率降下來。因此,為每一路接收天線配備接收機(jī),用于對A/D采樣之后的信號預(yù)處理,把射頻信號轉(zhuǎn)化成基帶信號,以降低數(shù)據(jù)率。接收機(jī)基于FPGA實(shí)現(xiàn),其功能包括:數(shù)字下變頻、幀同步、AGC、AFC等。

接收機(jī)的引入,把接收信號分兩級處理,解決了A/D吞吐量瓶頸。8bit,50MHzA/D采樣數(shù)據(jù)速率是400Mbps,通過接收機(jī),轉(zhuǎn)變成基帶信號速率降至3.25MB/s. 六路信號總速率最高到19.50MB/s,能夠在現(xiàn)有的網(wǎng)絡(luò)條件中傳輸。

圖2是信號處理模塊的邏輯圖,接收機(jī)首先對信號預(yù)處理,做A/D采樣、下變頻、幀同步;而信號處理的其他模塊在計算集群PC工作站中完成。

2.2子模塊吞吐能力優(yōu)化

在上述軟基站結(jié)構(gòu)中,PC工作站承擔(dān)的信號處理模塊包括:信道質(zhì)量估計、單載波頻域均衡、解擾、解交織以及TPC譯碼等。因為PC機(jī)的計算能力相對較弱,有可能使某子模塊運(yùn)算速率過低,影響系統(tǒng)性能,所以設(shè)計時必須優(yōu)化各子模塊的計算吞吐速率。

表2是主要模塊在當(dāng)前系統(tǒng)中能達(dá)到的最高速率。為準(zhǔn)確測出峰值,測試時只運(yùn)行單個模塊。從表中可以得出:以太網(wǎng)接收、信道質(zhì)量估計以及單載波頻域均衡計算速度比較高,能達(dá)到12MB/s;TPC譯碼比較慢,只能到3.5MB/s左右??梢灶A(yù)測,當(dāng)各模塊連在一起時,TPC譯碼會成為系統(tǒng)的瓶頸。

表2 各子模塊最高速率(MB/s)

 

 

雖然TPC譯碼速率比別的模塊慢,但仍比chip速率1.625MB/s高。每個模塊的速率均比chip速率要高,能滿足設(shè)計需要。

對于速率過低的模塊,有兩種解決方法:

1. 通過改進(jìn)程序來提高模塊效率,例如,對于數(shù)據(jù)流處理,用奔騰指令集SSE和SSE2進(jìn)行優(yōu)化。

2. 通過拆分模塊來降低模塊運(yùn)行時間。將特別耗時的模塊拆分成多個模塊,然后分配到多臺PC機(jī)上運(yùn)算。合理拆分模塊能夠提升模塊運(yùn)行速度。

2.3系統(tǒng)工作速率

系統(tǒng)的工作速率雖然受限于各子模塊的最高速率,但通常比子模塊速率低。這是因為,各模塊在運(yùn)行時會搶占CPU、內(nèi)存等有限物理資源;同時,各模塊之間數(shù)據(jù)傳遞以及同步也會降低模塊運(yùn)行效率。

表3是各模塊一起工作時,測得的系統(tǒng)吞吐量。系統(tǒng)主要包括四個模塊:信道質(zhì)量估計、單載波頻域均衡、TPC譯碼。測試時,將四個模塊按不同組合分別分配到兩臺PC機(jī)。其中,PC1、PC2是這兩臺PC機(jī)編號。

表3 工作站吞吐量測試

模塊的最佳分配策略:TPC譯碼單獨(dú)在一臺PC機(jī)上運(yùn)行,其余模塊都分配到另一臺PC上。這種分配方法能使系統(tǒng)速率達(dá)到3.01MB/s。TPC譯碼在所有模塊中計算量最大,占用硬件資源最多,給它單獨(dú)分配一臺PC機(jī)能盡可能的滿足計算需要,因而能提高系統(tǒng)運(yùn)行速度。

為了使系統(tǒng)達(dá)到最佳速率,調(diào)度模塊時,應(yīng)該為計算比較復(fù)雜的模塊提供盡可能多的資源;相鄰模塊應(yīng)盡量安置在同一PC機(jī)內(nèi),減少系統(tǒng)在網(wǎng)絡(luò)上傳遞數(shù)據(jù)帶來的開銷。

總結(jié)與展望 本文詳細(xì)討論了DWCS軟基站設(shè)計中所面臨的問題,提出了解決方法,并且對設(shè)計系統(tǒng)進(jìn)行測試,分析系統(tǒng)整體性能,最終得出該系統(tǒng)具有比較高的信號處理速率,能達(dá)到3.0MB/s,滿足系統(tǒng)設(shè)計的需要。

本文作者創(chuàng)新點(diǎn):研究新型無線通信系統(tǒng)DWCS的特性,并首次實(shí)現(xiàn)將PC工作站應(yīng)用在DWCS基站中;研究并探討軟基站設(shè)計及實(shí)現(xiàn)的關(guān)鍵問題.設(shè)計并實(shí)現(xiàn)了一套完整DWCS通信系統(tǒng),并對軟基站系統(tǒng)進(jìn)行實(shí)際性能測試,對DWCS系統(tǒng)的發(fā)展具有比較重要的意義。

此內(nèi)容為AET網(wǎng)站原創(chuàng),未經(jīng)授權(quán)禁止轉(zhuǎn)載。