利用 Xilinx 解決方案快速創(chuàng)建存儲器接口設(shè)計(jì)
Xilinx 通過經(jīng)過硬件驗(yàn)證的參考設(shè)計(jì)、簡單易用的軟件工具和完整的開發(fā)套件簡化了存儲器接口設(shè)計(jì)
2008-08-12
作者：Adrian Cosoroaba
?
Xilinx FPGA 提供可簡化接口設(shè)計(jì)" title="接口設(shè)計(jì)">接口設(shè)計(jì)的 I/O" title="I/O">I/O 模塊和邏輯資源。盡管如此，這些 I/O 模塊以及額外的邏輯仍需設(shè)計(jì)人員" title="設(shè)計(jì)人員">設(shè)計(jì)人員在源 RTL 代碼中配置、驗(yàn)證、執(zhí)行，并正確連接到系統(tǒng)的其余部分，然后仔細(xì)仿真并在硬件中進(jìn)行驗(yàn)證。
??????
本文介紹了存儲器接口" title="存儲器接口">存儲器接口設(shè)計(jì)的性能要求、設(shè)計(jì)難題以及 Xilinx 的解決方案，從使用 Spartan?-3 系列 FPGA 的低成本實(shí)現(xiàn)到使用 Virtex?-5 FPGA 的最高帶寬" title="最高帶寬">最高帶寬接口，無所不包。
?
本站內(nèi)容除特別聲明的原創(chuàng)文章之外，轉(zhuǎn)載內(nèi)容只為傳遞更多信息，并不代表本網(wǎng)站贊同其觀點(diǎn)。轉(zhuǎn)載的所有的文章、圖片、音/視頻文件等資料的版權(quán)歸版權(quán)所有權(quán)人所有。本站采用的非本站原創(chuàng)文章及圖片等內(nèi)容無法一一聯(lián)系確認(rèn)版權(quán)者。如涉及作品內(nèi)容、版權(quán)和其它問題，請及時(shí)通過電子郵件或電話通知我們，以便迅速采取適當(dāng)措施，避免給雙方造成不必要的經(jīng)濟(jì)損失。聯(lián)系電話：010-82306118；郵箱：aet@chinaaet.com。