Cadence的新“錦囊”減少了采用功能驗證方法學的風險和時間
2007-08-28
作者:Cadence
全球電子設(shè)計創(chuàng)新的領(lǐng)導廠商Cadence設(shè)計系統(tǒng)公司(NASDAQ: CDNS),今天發(fā)布了面向無線和消費電子系統(tǒng)級" title="系統(tǒng)級">系統(tǒng)級芯片(SoC)設(shè)計的業(yè)界最全面的" title="面的">面的商用的驗證錦囊,幫助工程師們采用先進的驗證技術(shù),減少風險和應(yīng)用難度,以滿足上市時間" title="上市時間">上市時間要求。 Cadence? SoC功能驗證" title="功能驗證">功能驗證錦囊提供了一種經(jīng)過驗證的端到端方法學,它從模塊級驗證延伸至芯片和系統(tǒng)級高級驗證,并包含用于實現(xiàn)和管理的自動化方法學。該錦囊可提供完整的實例驗證規(guī)劃、事務(wù)級和時序精確的模型、設(shè)計和驗證IP、腳本和庫文件——它們都在無線領(lǐng)域的一些具有代表性的設(shè)計上得到了驗證,并提供實用的技術(shù)咨詢服務(wù)。?
“Cadence SoC功能驗證‘錦囊’正是我們進行當前功能豐富的SoC設(shè)計時所必需的,” Kairos Logic公司首席技術(shù)官Chang-Soo Kim表示,“在使用這個錦囊的過程中,通過它預(yù)先構(gòu)建的驗證環(huán)境、IP和工作實例,我們能看到它節(jié)約的大量時間。我們認為這個使用驗證專家的交付機制,是通過完備的Incisive 從計劃到完整的覆蓋率驅(qū)動的方法學,從而確保風險降低的極好途徑?!?
Cadence的這個新錦囊可以解決工程師在設(shè)計和驗證SoC設(shè)計時面臨的關(guān)鍵挑戰(zhàn):確保設(shè)計的全面驗證、促進復用、管理當今SoC中典型的低功耗模式,確保依賴硬件而定的軟件覆蓋率,并在非常緊迫的上市時間期限內(nèi)完成驗證。?
“SoC設(shè)計的功能驗證是我們在半導體和系統(tǒng)方面的合作伙伴目前面臨的最困難和耗時的挑戰(zhàn)之一,”ARM處理器部門執(zhí)行副總裁兼總經(jīng)理Graham Budd表示,“通過錦囊以及與ARM的合作,Cadence SoC功能驗證‘錦囊’可直接解決這些挑戰(zhàn),并幫助我們共同的客戶更高效地將產(chǎn)品推向市場?!?
該錦囊中包含的適用性咨詢服務(wù),可以為執(zhí)行模塊、集成、全芯片和SoC的可預(yù)測和可重復性驗證提供完整和交互式指導,并幫設(shè)計團隊快速容易地采納Cadence Incisive? 從計劃到閉合方法學。?
SoC功能驗證“錦囊”包括來自Cadence和第三方的設(shè)計和驗證IP,包括ARM968E-S?處理器的一個精確的高速模型、包括互連和外設(shè)的AMBA? PrimeCell IP?、ARM? RealView? Development Suite調(diào)試器、來自ChipIdea的USB 2.0、及WiPro的 802.11。該錦囊包括三個主要的流程:架構(gòu)、RTL模塊到芯片、系統(tǒng)級。用戶可以將整個錦囊實現(xiàn)為一個集成的流程,或單獨選擇流程。其中還包含13個workshop模塊和40余個hands-on lab,工程師可以使用它們來不斷地提高驗證生產(chǎn)力。
“由于當今的無線和消費芯片設(shè)計變得日趨復雜,設(shè)計團隊正面臨日益增長的壓力,需要應(yīng)用更高效的驗證方法" title="驗證方法">驗證方法和技術(shù),”Cadence驗證部門執(zhí)行副總裁兼總經(jīng)理Moshe Gavrielov表示,“SoC功能驗證錦囊提供了一種覆蓋整個驗證過程的解決方案,簡化了設(shè)計和驗證團隊對先進驗證方法的采用。”?
Cadence Incisive Plan-to-Closure Methodology在今年第四季度將支持Open Verification Methodology,OVM,OVM基于Cadence的Incisive? Plan-to-Closure URM模塊和Mentor的先進驗證方法學模塊。 ?
新的SoC功能驗證“錦囊”將在定于9月10到12日在加州圣荷塞召開的CDNLive!硅谷技術(shù)大會上進行展示。關(guān)于大會的更多信息,敬請訪問: http://www.cadence.com/cdnlive/na。?
Cadence“錦囊”?
Cadence“錦囊”能幫助IC設(shè)計師加速特定技術(shù)的產(chǎn)品開發(fā),并解決模擬混合信號、芯片級封裝(SiP)、覆蓋率驅(qū)動的功能驗證和射頻集成電路(RFIC)等EDA技術(shù)領(lǐng)域的設(shè)計挑戰(zhàn)。通過使用Cadence錦囊,客戶可以將更多的設(shè)計資源集中在設(shè)計的差異化上面,而不是用于開發(fā)設(shè)計基礎(chǔ)架構(gòu)。?
關(guān)于Cadence ?
Cadence公司(Nasdaq股票代碼:CDNS)成就全球電子設(shè)計技術(shù)創(chuàng)新,并在創(chuàng)建當今集成電路和電子產(chǎn)品中發(fā)揮核心作用。我們的客戶采用Cadence的軟件、硬件、設(shè)計方法和服務(wù),來設(shè)計和驗證用于消費電子產(chǎn)品、網(wǎng)絡(luò)和通訊設(shè)備以及計算機系統(tǒng)中的尖端半導體器件、印刷電路板和電子系統(tǒng)。Cadence 2006年全球公司收入約15億美元,現(xiàn)擁有員工約5200名,公司總部位于美國加州圣荷塞市,公司在世界各地均設(shè)有銷售辦事處、設(shè)計中心和研究設(shè)施,以服務(wù)于全球電子產(chǎn)業(yè)。?
關(guān)于公司、產(chǎn)品及服務(wù)的更多信息,敬請瀏覽公司網(wǎng)站 www.cadence.com.cn