系統設計工程師常被要求降低總體功耗，以減少對我們環(huán)境的影響，同時降低投資和運營成本。他們還需要提高電路密度，以便實現外形尺寸更小的電子系統，并且能在更嚴苛的環(huán)境下工作。遺憾的是，若將高功耗解決方案整合到這些系統中，會帶來極大的散熱問題，而使得其他目標也無法實現。

　　傳統上，ADC制造商一般推薦采用線性穩(wěn)壓器為轉換器提供干凈的電源。線性穩(wěn)壓器能夠抑制系統電源中經常出現的低頻噪聲。此外，鐵氧體磁珠和去耦電容相結合的方法可用來減少高頻噪聲。這種方法雖然有效，但卻限制了效率，特別是在線性穩(wěn)壓器必須從高出其輸出電壓幾伏的電源軌進行降壓調節(jié)的系統中。低壓差穩(wěn)壓器（LDO）的效率通常為30%～50%，而DC/DC穩(wěn)壓器的效率則高達90%。圖1顯示降壓型開關穩(wěn)壓器如ADI公司的ADP2114的典型效率。

圖1 ADP2114開關穩(wěn)壓器的典型效率

　　DC/DC轉換器的效率雖然比LDO高很多，但DC/DC轉換器在直接為高速模數轉換器供電時，往往由于噪聲太大而會導致性能大幅下降。這種噪聲至少有兩種來源：通過電源紋波直接進入轉換器的噪聲，以及由于磁耦合效應引起的噪聲。電源紋波在ADC的輸出頻譜中以不同的音調（或者雜散）出現，或者導致底噪全面提高。ADC對這些不同音調的易感性可以進行表征，通常在轉換器數據手冊中以電源抑制比（PSRR）表示。但是PSRR無法表示對轉換器底噪的寬帶效應。開關電源中產生的大電流通常會產生很強的磁場，該磁場會與電路板上的其他磁性元件產生耦合，包括匹配網絡中的電感，以及用于耦合模擬和時鐘信號的變壓器等。進行電路板布線時必須小心仔細，以防這些磁場與關鍵信號耦合。

　　省電（效率優(yōu)勢）

　　雖然半導體公司一直在推出更高效率的ADC、DAC和放大器，但是與用DC/DC穩(wěn)壓器替代LDO所獲得的總系統功效相比，這些改進實在是微乎其微。這里以一個采用3.3V電源提供100mA電流或者330mW功率的線性電路為例，采用將5 V降壓調節(jié)至3.3 V的典型LDO時，總功耗將為500mW，而僅有330mW提供有用功。原始電源必須比實際所需的電源大51%，這樣既浪費能源又增加了成本。通過比較，不妨考慮效率為90%的DC/DC穩(wěn)壓器。5V電源的總電流要求將為74mA（這是一個更低得多的要求），可同時降低了功耗和成本。

　　在無線基站等系統中，電源通常由單個高電流電源提供。該電源通常通過大量不同的降壓級向下降壓調節(jié)，然后再到達線性和混合信號元器件。盡管每個降壓級的效率都很高，但是它們也會浪費相當多的功率。圖2顯示了一個電源從12V電源軌進行降壓調節(jié)的典型系統，其使用了三個或更多降壓級為ADC和其他模擬器件提供電源。最后一級一般是LDO，通常，這一級的效率在降壓級中最低。當按下圖所示級聯兩次之后，即使是效率為90%的高效率DC/DC穩(wěn)壓器也僅能達到81%的效率，而最后的穩(wěn)壓級必須是LDO時，效率則會更低。

圖2  典型的系統級電源

　　隨著DC/DC電源技術的進步以及更高開關頻率的發(fā)展，DC/DC電源實現了在不造成性能損失的情況下，以大幅提高的效率直接為ADC供電。圖3顯示了省去LDO的典型降壓電路。　

圖3 簡化的系統級電源

　　此外，許多系統為每個ADC采用單獨的LDO。單獨的LDO用于提供不同ADC之間的噪聲隔離，并降低每個LDO的功耗。這種單獨提供的方式分散了LDO產生的熱量，并且可使用小封裝形式的LDO。由于開關轉換器具有更高的效率，因此一個開關可為多個ADC和其他線性元件供電，而不會產生過多功耗和熱量，而采用單個大LDO則會發(fā)生這種情況。在開關電源的輸出端采用濾波鐵氧體磁珠可為采用相同電源軌的元件提供隔離。采用開關電源減少了系統對穩(wěn)壓器的需求，由于省去了多余的LDO及其相關電路，因而可明顯實現省電以及降低電路板成本。

　　實驗室電路

　　諸如ADI公司的AD9268等16位、125MS/s模數轉換器能夠實現極低的噪聲以及78dB的信噪比（SNR）指標。極低的–152dBm/Hz底噪使其成為評估開關電源的理想之選。DC/DC轉換器引起的額外噪聲或雜散量可以很容易在轉換器的輸出頻譜中顯示出來。該轉換器與ADI ADP2114 PWM降壓型穩(wěn)壓器是配套產品。這款雙路輸出降壓型穩(wěn)壓器的效率高達95%，以高開關頻率工作，并且具備低噪聲特性。

　　一項實驗室的研究對采用線性穩(wěn)壓器與采用開關穩(wěn)壓器時的ADC性能進行了對比。這些實驗是采用轉換器的用戶評估板進行的。轉換器有兩個輸入電源：AVDD為模擬部分供電，DRVDD為數字部分和輸出部分供電。為了進行比較，轉換器最初采用兩個線性穩(wěn)壓器（ADI公司的ADP1706）進行評估，分別提供AVDD和DRVDD電壓。該測試的設置如圖4所示。然后轉換器采用一個開關穩(wěn)壓器供電，如圖5所示。其中，一個開關穩(wěn)壓器的輸出提供給AVDD，另一個輸出提供給DRVDD。

圖4 采用ADP1708 LDO進行線性電源測量的框圖

圖5 采用ADP2114開關穩(wěn)壓器進行開關電源測量的框圖

　　在這兩種設置中，模擬輸入源都采用羅德與施瓦茨公司 （R&S）的SMA-100信號發(fā)生器和K&L帶通濾波器。模擬輸入通過一個雙巴倫輸入網絡提供，將信號發(fā)生器的單端輸出轉換至ADC的差分輸入。采樣時鐘源為低抖動Wenzel振蕩器，也通過用于單端-差分轉換的巴倫電路供電。兩次測量的輸入電源軌（在穩(wěn)壓器前面）均設定為3.6V。　

　   ADC性能測量結果

　　在每種電源配置情況下，轉換器的性能都進行了測量，以確定采用開關電源時性能是否下降。SNR和SFDR（無雜散動態(tài)范圍）則通過一組輸入頻率進行測量；結果如表1所示，采用線性穩(wěn)壓器與采用開關電源相比，SNR或SFDR性能未出現大的變化。

　　開關穩(wěn)壓器可以異步工作，也可以與轉換器的采樣時鐘同步而不影響轉換器性能。同步可在應用中提供更多靈活性，這在應用中可能成為一個優(yōu)勢。

　　FFT圖譜

　　圖6和圖7分別顯示了采用線性電源與采用開關電源時，模擬輸入頻率為70MHz 的AD9268的FFT（快速傅立葉變換）圖譜。

圖6 采用ADP1708線性電源的70MHz模擬輸入

圖7 采用ADP2114開關電源的70MHz模擬輸入

　　效率測量結果

　　表2顯示每個電源解決方案所測得的效率。采用3.6V輸入電壓時，開關穩(wěn)壓器將效率提高了35%，功耗節(jié)省了640 mW。這里節(jié)省的功耗為單個轉換器節(jié)省的功耗，在采用多個ADC的系統中，節(jié)省的功耗還將顯著增加。

　　散熱圖像

　　圖8和圖9顯示了采用LDO電源與采用ADP2114時，電路板電源部分的散熱差別。兩個圖像采用相同的縮放比例。圖8中SP01、SP02和SP03測量點顯示線性穩(wěn)壓器的溫度。圖9中的SP06顯示ADP2114的溫度，它比圖9中顯示的線性穩(wěn)壓器的溫度低10～15℃。SP04顯示AD9268的溫度，該溫度在兩個圖像中差不多。還需注意的是，圖9中的總背景溫度更高，一個串聯阻塞二極管（未標注）正在處理更高的熱負載。　　

圖8 采用線性電源的AD9268評估板的散熱圖像

圖9 采用ADP2114電源的AD9268評估板的散熱圖像

　　電路圖詳解

　　圖10提供了開關穩(wěn)壓器的詳細電路圖，該穩(wěn)壓器被配置成在強制PWM模式下工作，通道設置為2A單獨輸出。通過在FREQ引腳和GND之間放置一個27kΩ的電阻，穩(wěn)壓器的開關頻率被設置為1.2MHz。除了圖中的電路之外，在開關和ADC之間還包含一個鐵氧體磁珠，ADC電源引腳附近放置了標準的旁路電容。該設計可達到220μV的開關紋波，在ADP2114輸出端的高頻噪聲低于6μV。AD9268附近加設的鐵氧體磁珠和旁路電容將開關紋波降至300nV，并將ADC電源引腳處的噪聲降至不到3μV。

圖10 ADP2114電路配置

　　這里還提供了材料清單和布線信息。請注意，在布局中，開關電感L101和L102位于ADC和信號通道元件電路板的背面。這種布局有助于將這些電感和電路板頂部的元器件（特別是信號和時鐘通道中的巴倫）之間的電壓耦合降至最小。在采用開關轉換器的布線中，需注意避免磁場或電場耦合?！?/p>

圖11  ADP2114和AD9268的相對位置

　　結語

　　本文論證了在仔細遵循設計實踐技巧的情況下，模數轉換器可以直接采用開關電源供電，而不會造成性能損失。與采用ADP1708線性電源相比，采用ADP2114開關電源供電時，轉換器的性能未出現下降。而采用開關電源可將電源效率提高30%～40%，并且能大幅降低總功耗（甚至超過簡單地選擇較低功耗的轉換器）。在許多系統中，這些器件都需要連續(xù)工作，因此采用開關電源可大幅降低運營成本，并且性能也不會出現下降。