自適應波束形成是利用現(xiàn)時的輸入信號和干擾矢量采用自適應算法進行處理，以達到通過有用信號或需要方向的信號且抑制干擾的目的。由于其可以在惡劣的敵方干擾和電磁兼容環(huán)境中提高雷達、通信等系統(tǒng)的抗干擾能力，所以被廣泛應用于雷達、聲納和通信等多種軍事應用和國民經濟領域。當前，自適應波束形成通常采用數字方式在基帶實現(xiàn)，即自適應數字波束形成(ADBF)。ADBF與自適應波束形成可視為同一技術。
　　ADBF技術要完成相當復雜的運算。為了實時實現(xiàn)該技術，一方面要從算法本身提高ADBF系統(tǒng)的處理性能，另一方面需研制處理器結構(特別是以Systolic和Wavefront為代表的高速并行處理機)，以滿足高速、實時的需要。目前，隨著高性能通用DSP的迅猛發(fā)展并結合并行性能優(yōu)越的Systolic陣，采用通用DSP實現(xiàn)自適應波束形成已成為一種趨勢。
　　本文描述了一種基于多片TS101S的并行處理自適應波束形成系統(tǒng)，討論了系統(tǒng)的算法、結構，給出了實驗結果。

1 IQRD－SMI自適應波束形成算法
1.1 算法原理
　　自適應陣處理系統(tǒng)" title="處理系統(tǒng)">處理系統(tǒng)(M陣元的均勻線陣)，結構如圖1所示。其中中虛線框內為自適應波束形成系統(tǒng)，也是本文研究的部分。設Xn為n次采樣得到的n×M維輸入數據矩陣，即X_n=[x^T(1)，x^T(2)，L，x^T(n)]^T。其中：x^T(i)=[x₁(i) x₂(i) ∧ x_M(i)]，i=1，2，……∧ n，表示在第i次快拍時各陣元上的數據。為了提高算法的并行性能，采用數據域ADBF算法，其典型代表是QR分解SMI(QRD-SMI)算法^[1～3]。該算法避免了直接利用協(xié)方差矩陣Rxx求解線性方程，而是將Rxx分解，并利用Givens旋轉實現(xiàn)數據矩陣的QR分解，最終將自適應權矢量w的求解問題轉化為如下三角線性方程組的求解問題。

1.2 Systolic陣結構
　　圖2為IQRD-SMI算法的Systolic陣結構（以三陣元為例），所有的并行處理系統(tǒng)可視為以處理器為節(jié)點的網絡。設計并行處理系統(tǒng)時必須考慮許多問題，其中處理器系統(tǒng)的網絡拓撲結構及節(jié)點處理器的選擇和設計最為重要。良好的專用并行處理系統(tǒng)應該具有模塊化、流水處理、局域性等特點。圖2所示結構可以很好地滿足實時/并行處理的要求。

　　該Systolic陣包含四種處理器單元。下三角矩陣B（即＝＝＝）部分的bij單元儲存并更新＝＝＝＝的各元素；中間向量z(n)中各zi單元用以產生系統(tǒng)進行Givens旋轉更新所需的旋轉因子；中間向量v中各vi單元完成對vi的儲存和更新；最后，wi單元完成權向量的更新和輸出?？梢钥吹?，該算法及其Systolic陣避免了QR分解SMI算法需要的前后向回代過程，整個Systolic陣系統(tǒng)能高效并行地完成權向量的更新和提取，可以滿足實際雷達自適應波束形成系統(tǒng)對實時性的要求。

　　為了減少處理器數目，通常采用線性陣列結構，把實際算法所采用的非線性陣映射為線性陣。本文所采用的映射方式如圖3所示。此映射方式有以下優(yōu)點：處理器單元（PE）數大大減少；數據傳遞關系簡單，數據均從第一個PE節(jié)點流入，內部PE節(jié)點與外界無輸入輸出關系，單向流動，在最后一個PE節(jié)點以流水方式輸出；每一個節(jié)點只與相鄰的節(jié)點有數據交換。該種映射方式能方便地安排輸入/輸出接口、數據流和控制流，也有利于系統(tǒng)的擴展和重構。
2 多片TS101S實現(xiàn)方案
　　ADSP-TS101S是ADI公司于2001年底推出的新一代高性能數字信號處理器，主頻300MHz，片內存儲器6Mbit。它是由ADSP-2106x/2116x系列發(fā)展起來的一款極高性能的靜態(tài)超標量處理器，專為大的信號處理任務和通信結構進行了優(yōu)化。TS101S靜態(tài)超標量結構使DSP每周期能夠執(zhí)行多達4條指令、24個16位定點運算和6個浮點運算。其優(yōu)越的運算處理性能使得采用通用DSP實時地實現(xiàn)ADBF成為可能。

　　筆者研制的含有4片TS101S的多處理器實驗系統(tǒng)如圖4。系統(tǒng)為鏈路口耦合流水線方式多處理器系統(tǒng)，因為TS101S鏈路口傳輸數據率與外部總線相當，同時鏈路口耦合方式具有片間通信簡單、能實現(xiàn)無縫連接、各DSP程序可以獨立設計、PCB板設計容易等優(yōu)點。片間數據傳送采用鏈路口鏈式DMA方式，鏈式DMA在完成一次DMA傳輸后，能自動對DMA參數寄存器載入新值，實現(xiàn)自動初始化（無需處理器核干預），開始下一次傳輸。片間通信采用鏈式DMA中斷方式，中斷在整個鏈序列結束后產生。板上還接一32MB的SDRAM和4Mbit的Flash，它們都掛接在各DSP的外部總線上。四片DSP的JTAG口連在一起通過仿真器與計算機通信，ADBF模擬用的數據、系數因子及DSP程序利用仿真器（系統(tǒng)采用ADI公司的ADDS-HPPCI-ICE仿真器)通過JTAG口下載到各DSP上。處理數據的流向依次為：DSPA→DSPB→DSPC→DSPD，最后在DSPD完成波束形成，在任務分配上應注意各DSP均勻分配。軟件平臺使用VisualDSP++3.5。
　　并行處理機的基本性能取決于組成并行處理機的要素：處理單元、并行處理機網絡結構、并行算法程序和任務分配方法。實驗方案對上述要素均有較好的把握。
3 實驗結果
　　實驗模型為：8陣元，均勻線陣（ULA），陣元間距為λ/2。為了測試算法和DSP實現(xiàn)系統(tǒng)方案的性能，按照采樣數滿足基本數2M（16次）的條件分析系統(tǒng)對單干擾和雙干擾的實驗性能。當采樣數增大時，使得協(xié)方差矩陣的估計越充分，干擾抑制深度進一步加深，并且旁瓣性能逐步改善。為了改善波束旁瓣性能，均采用了對角加載" title="加載">加載技術（實驗過程未采用操縱矢量加窗）。本文做了大量的實驗，實驗結果與計算機仿真一致。

　　圖5為單干擾源實驗結果。自適應陣的瞄準方向為30°，信號噪聲比（SNR）為20dB；干擾噪聲比（INR）為40dB，到來角為0°。30dB加載?？梢钥吹教幚硐到y(tǒng)在干擾方向產生了相當深的零點，其零深約為-60dB。