《電子技術(shù)應(yīng)用》
您所在的位置：首頁 > 可编程逻辑 > 设计应用 > 基于RISC-V的AES密码加速引擎设计与验证
基于RISC-V的AES密码加速引擎设计与验证
2023年电子技术应用第2期
张晓磊，戴紫彬，郭朋飞，李杨
信息工程大学，河南 郑州 450001
摘要： 随着物联网技术的快速发展和物联网设备的广泛部署，信息安全问题日益凸显。密码是保障信息安全的关键核心技术，但传统的密码算法适配方案存在性能和灵活性难以兼顾的问题，提出了一种密码指令扩展方案在两者之间取得了很好的平衡。首先分析了AES算法的运算环节，结合蜂鸟E203处理器架构，提出了密码指令扩展和加速引擎设计方案；接着进行了软硬件实现，构建了RTL级仿真环境和FPGA板级验证环境；最后进行了实验验证和对比分析。实验结果表明，提出的方案在只增加接近2%的硬件资源的情况下可以取得约700%的加速比，具有较高的能效，可适用于在物联网等资源受限的场合。
中圖分類號：TN47
文獻(xiàn)標(biāo)志碼：A
DOI: 10.16157/j.issn.0258-7998.223046
中文引用格式： 張曉磊，戴紫彬，郭朋飛，等. 基于RISC-V的AES密碼加速引擎設(shè)計與驗(yàn)證[J]. 電子技術(shù)應(yīng)用，2023，49(2)：39-44.
英文引用格式： Zhang Xiaolei，Dai Zibin，Guo Pengfei，et al. Design and verification of AES cryptographic acceleration engine based on RISC-V[J]. Application of Electronic Technique，2023，49(2)：39-44.
Design and verification of AES cryptographic acceleration engine based on RISC-V
Zhang Xiaolei，Dai Zibin，Guo Pengfei，Li Yang
Information Engineering University， Zhengzhou 450001， China
Abstract： With the rapid development of IoT technology and the widespread deployment of IoT devices, the issue of information security has become increasingly prominent. Cryptography is the key core technology to ensure information security, but the traditional cryptographic algorithm adaptation scheme is difficult to balance performance and flexibility, this paper proposes a cryptographic instruction extension scheme to achieve a good balance between the two scheme. Firstly, we analyze the computational aspects of the AES algorithm, and propose a cryptographic instruction extension and acceleration engine design scheme by combining the Hummingbird E203 processor architecture; then we complete hardware and software implementation, build an RTL-level simulation environment and an FPGA board-level verification environment; finally, we perform experimental verification and comparative analysis. The experimental results show that the proposed scheme can achieve about 700% acceleration ratio with only nearly 2% increase in hardware resources, which has high energy efficiency and can be applied in resource-constrained situations such as IoT.
Key words : RISC-V；cryptographic instruction extension；acceleration engine；information security

0　引言

    隨著物聯(lián)網(wǎng)技術(shù)的快速發(fā)展，智能穿戴、自動駕駛、面部識別等應(yīng)用場景成為現(xiàn)實(shí)，極大改變了人們的生活方式。物聯(lián)網(wǎng)設(shè)備大量使用，人體生理指標(biāo)、車輛行駛軌跡等用戶隱私數(shù)據(jù)[1]也隨之產(chǎn)生。由于大量用戶數(shù)據(jù)需要傳輸?shù)剿懔Ω鼜?qiáng)的計算終端，傳輸過程中的信息安全隱患[2]逐漸浮現(xiàn)并引起了人們的重視。因?yàn)槭芟抻诰o張的硬件資源，很多物聯(lián)網(wǎng)設(shè)備并未運(yùn)行必要的安全機(jī)制[3]。

    密碼技術(shù)[4]作為保障信息安全的核心技術(shù)，可在物聯(lián)網(wǎng)設(shè)備中進(jìn)行部署，傳統(tǒng)的部署方案主要有兩種[5]，一種是通過運(yùn)行軟件實(shí)現(xiàn)密碼算法，這種方法利用了處理器的通用指令來支持不同的密碼算法，雖然較為靈活，但該方法存在計算速度慢、代碼密度低的問題；另一種是專用的密碼處理芯片，專用芯片雖然運(yùn)算速度快但存在靈活性低、成本高的問題。由于智能手環(huán)等物聯(lián)網(wǎng)終端存在計算資源緊張、存儲空間有限和電池容量較低等問題[6]，傳統(tǒng)的部署方案不能很好地解決上述問題。擴(kuò)展專用密碼指令方案的出現(xiàn)則克服了上述兩種方案的缺點(diǎn)，通過向通用處理器中添加密碼運(yùn)算單元，使處理器在不失通用性的同時，還獲取了較高的密碼運(yùn)算性能。RISC-V因?yàn)槠涠绦【返募軜?gòu)和模塊化的的設(shè)計理念已成為專用領(lǐng)域架構(gòu)的首選[7]。




本文詳細(xì)內(nèi)容請下載：http://ihrv.cn/resource/share/2000005166。




作者信息：

張曉磊，戴紫彬，郭朋飛，李楊

（信息工程大學(xué)，河南 鄭州 450001）




wd.jpg

此內(nèi)容為AET網(wǎng)站原創(chuàng)，未經(jīng)授權(quán)禁止轉(zhuǎn)載。