《電子技術(shù)應(yīng)用》
您所在的位置:首頁 > 電子元件 > 其他 > 入門:單片機(jī)是如何工作的?

入門:單片機(jī)是如何工作的?

2022-08-28
來源:互聯(lián)網(wǎng)

  [導(dǎo)讀]單片機(jī)的基本結(jié)構(gòu)包括中央處理器(CPU) 、存儲器、定時/計(jì)數(shù)器、輸入輸出接口、中斷控制系統(tǒng)和時鐘電路六部分。

  想知道單片機(jī)是如何工作的,首先要了解單片機(jī)的概念和組成部分。

  單片機(jī)的基本結(jié)構(gòu)包括中央處理器(CPU) 、存儲器、定時/計(jì)數(shù)器、輸入輸出接口、中斷控制系統(tǒng)和時鐘電路六部分。

  一、單片機(jī)的組成結(jié)構(gòu)

  中央處理器(CPU)

  包括運(yùn)算器和控制器兩部分,是單片機(jī)的核心。運(yùn)算器可用于各種運(yùn)算,控制器用于控制單片機(jī)各部分協(xié)調(diào)工作。

  存儲器

  用于存放程序和原始數(shù)據(jù)。

  時鐘電路

  時鐘電路產(chǎn)生單片機(jī)運(yùn)行的控制信號,控制單片機(jī)嚴(yán)格按時序執(zhí)行指令。

  定時/計(jì)數(shù)器:實(shí)現(xiàn)定時或計(jì)數(shù)功能。

  輸入輸出接口(I/O)實(shí)現(xiàn)單片與其他設(shè)備之間的數(shù)據(jù)傳送。

  中斷控制系統(tǒng): 用于響應(yīng)中斷源的中斷請求。

  二、單片機(jī)引腳

  雙列直插式封裝(DIP,Dual Inline Package)

  方形封裝(PLCC,Plastic Leaded Chip Carrier)

  電源引腳: VCC (40腳)和VSS(20腳)分別接供電電源正極和負(fù)極。

  時鐘電路引腳:單片機(jī)需要有時鐘脈沖信號才能工作,經(jīng)(18腳)和 (19腳)接振蕩電路。

  控制信號引腳包括以下4個:

  EA( 31腳):當(dāng)EA接高電平時先內(nèi)后外執(zhí)行ROM程序。接低電平時只執(zhí)行外部ROM程序。

  RST (9腳):當(dāng)輸入兩個機(jī)器周期以上的高電平時實(shí)現(xiàn)復(fù)位,使單片機(jī)初始化并重新執(zhí)行程序。

  ALE (30腳):訪問外部存儲器和其他外設(shè)時,ALE控制低8位地址和數(shù)據(jù)的分時傳送。

  PSEN (29腳):外部程序存儲器讀選通信號。

  并行輸入/輸出引腳共32個:

  PO口(39-32腳):可作地址/數(shù)據(jù)總線端口用,也可作普通I/O口用。

  P1口(1-8腳):一般只用作I/O端口。

  P2口(21-28腳):當(dāng)訪問外部存儲器時可輸出高8位地址,也可作普通I/O端口使用。

  P3口(10-17腳):主要用其第二功能,也可作普通I/O口用。

  三、并行輸入/輸出

  P0口位電路結(jié)構(gòu)

  1個數(shù)據(jù)輸出鎖存器。

  2個三態(tài)的數(shù)據(jù)輸入緩沖器BUF1和BUF2。

  2個場效應(yīng)管(FET)。

  多路開關(guān)、反相器、與門各1個。

  P0口工作原理——用作復(fù)用的地址/數(shù)據(jù)總線

  輸出:“控制”信號為1,硬件自動使轉(zhuǎn)接開關(guān)MUX打向上面,接通反相器的輸出,同時使“與門”開啟。

  當(dāng)輸出的地址/數(shù)據(jù)信息=1,“與門”輸出為1,上方場效應(yīng)管導(dǎo)通,下方場效應(yīng)管截止,P0.x引腳輸出為1。

  當(dāng)輸出的地址/數(shù)據(jù)信息=0,上方場效應(yīng)管截止,下方場效應(yīng)管導(dǎo)通,P0.x引腳輸出為0。

  P0口工作原理——用作復(fù)用的地址/數(shù)據(jù)總線

  輸入:當(dāng)P0口作為數(shù)據(jù)輸入時,僅從外部引腳讀入信息,“控制”信號為0,MUX接通鎖存器Q端。

  P0口作為地址/數(shù)據(jù)復(fù)用方式訪問外部存儲器時,CPU自動向P0口寫入FFH,使下方場效應(yīng)管截止,上方場效應(yīng)管由于控制信號為0也截止,從而保證數(shù)據(jù)信息的高阻抗輸入,從外部輸入的數(shù)據(jù)直接由P0.x引腳通過輸入緩沖器BUF2進(jìn)入內(nèi)部總線。

  當(dāng)D鎖存器為1時, 端為0,下方場效應(yīng)管截止,輸出為漏極開路,此時,必須外接上拉電阻才能有高電平輸出;

  當(dāng)D鎖存器為0時,下方場效應(yīng)管導(dǎo)通,P0口輸出為低電平。

  P0口工作原理——用作通用I/O口

  輸入:兩種讀入方式:“讀鎖存器”和“讀引腳”。

  當(dāng)CPU發(fā)出“讀鎖存器”指令時,鎖存器的狀態(tài)由Q端經(jīng)上方的三態(tài)緩沖器BUF1進(jìn)入內(nèi)部總線。

  當(dāng)CPU發(fā)出“讀引腳”指令時,鎖存器的輸出狀態(tài)Q=1(Q端為0),而使下方場效應(yīng)管截止,引腳的狀態(tài)經(jīng)下方的三態(tài)緩沖器BUF2進(jìn)入內(nèi)部總線。

  P1口位電路結(jié)構(gòu)

  1個數(shù)據(jù)輸出鎖存器。

  2個三態(tài)的數(shù)據(jù)輸入緩沖器BUF1和BUF2。

  1個場效應(yīng)管(FET)和1個片內(nèi)上拉電阻組成。

  P1口工作原理——只用作通用I/O口

  若CPU輸出1,Q=1,Q-=0,場效應(yīng)管截止,P1.x腳輸出為1;

  若CPU輸出0,Q=0,Q- =1,場效應(yīng)管導(dǎo)通,P1.x腳輸出為0。

  P1口工作原理——只用作通用I/O口

  輸入:分為“讀鎖存器”和“讀引腳”

  讀“鎖存器”,輸出Q狀態(tài)經(jīng)輸入緩沖器BUF1進(jìn)入內(nèi)部總線;

  “讀引腳”,先向鎖存器寫1,使場效應(yīng)管截止,P1.x引腳上的電平經(jīng)輸入緩沖器BUF2進(jìn)入內(nèi)部總線。

  P2口位電路結(jié)構(gòu)

  1個數(shù)據(jù)輸出鎖存器。

  2個三態(tài)的數(shù)據(jù)輸入緩沖器BUF1和BUF2。

  1個場效應(yīng)管(FET)和1個片內(nèi)上拉電阻組成。

  1個多路轉(zhuǎn)接開關(guān)MUX

  P2口工作原理——用作地址總線

  在控制信號作用下,MUX與“地址”接通。

  當(dāng)“地址”為0時,場效應(yīng)管導(dǎo)通,P2口引腳輸出0;

  當(dāng)“地址”線為1時,場效應(yīng)管截止,P2口引腳輸出1。

  P2口工作原理——用作通用I/O口

  輸出:在內(nèi)部控制信號作用下,MUX與鎖存器Q端接通。

  CPU輸出1時,Q=1,場效應(yīng)管截止,P2.x引腳輸出1;

  CPU輸出0時,Q=0,場效應(yīng)管導(dǎo)通,P2.x引腳輸出0。

  P2口工作原理——用作通用I/O口

  輸入:分“讀鎖存器”和“讀引腳”兩種方式。

  “讀鎖存器”時,Q端信號經(jīng)輸入緩沖器BUF1進(jìn)入內(nèi)部總線;

  “讀引腳”時,先向鎖存器寫1,使場效應(yīng)管截止,P2.x引腳上的電平經(jīng)輸入緩沖器BUF2進(jìn)入內(nèi)部總線。

  P3口位電路結(jié)構(gòu)

  1個數(shù)據(jù)輸出鎖存器。

  3個三態(tài)的數(shù)據(jù)輸入緩沖器BUF1和BUF2。

  1個場效應(yīng)管(FET)和1個片內(nèi)上拉電阻組成。

  1個多路轉(zhuǎn)接開關(guān)MUX和1個與非門

  P3口工作原理——用作第二功能

  輸出:該位的鎖存器需要置“1”,使“與非門”為開啟狀態(tài)。

  當(dāng)?shù)诙敵鰹?時,場效應(yīng)管截止,P3.x引腳輸出為1;

  當(dāng)?shù)诙敵鰹?時,場效應(yīng)管導(dǎo)通,P3.x引腳輸出為0。

  P3口工作原理——用作第二功能

  輸入:該位的鎖存器和第二輸出功能端均應(yīng)置1,保證場效應(yīng)管截止,P3.x引腳的信息由輸入緩沖器BUF3的輸出獲得。

  P3口工作原理——用作通用I/O口

  輸出:第二輸出功能端應(yīng)保持“1”,“與非門”開啟。

  CPU輸出1時,Q=1,場效應(yīng)管截止,P3.x引腳輸出為1;

  CPU輸出0時,Q=0,場效應(yīng)管導(dǎo)通,P3.x引腳輸出為0。

  P3口工作原理——用作通用I/O口

  輸入:P3.x位的輸出鎖存器和第二輸出功能均應(yīng)置1,場效應(yīng)管截止。

  P3.x引腳信息通過輸入BUF3和BUF2進(jìn)入內(nèi)部總線,完成“讀引腳”操作;

  也可執(zhí)行“讀鎖存器”操作,此時Q端信息經(jīng)過緩沖器BUF1進(jìn)入內(nèi)部總線。

  四個并口(P0-P3)在讀引腳之前,都需要將鎖存器置“1”,使場效應(yīng)管截止,避免鎖存器內(nèi)數(shù)據(jù)的干擾。

  由于在輸入操作前還必須附加一個置“1”的準(zhǔn)備動作,因此稱為“準(zhǔn)雙向口”。

  四個并口(P0-P3)都是準(zhǔn)雙向口



更多信息可以來這里獲取==>>電子技術(shù)應(yīng)用-AET<<

mmexport1621241704608.jpg

本站內(nèi)容除特別聲明的原創(chuàng)文章之外,轉(zhuǎn)載內(nèi)容只為傳遞更多信息,并不代表本網(wǎng)站贊同其觀點(diǎn)。轉(zhuǎn)載的所有的文章、圖片、音/視頻文件等資料的版權(quán)歸版權(quán)所有權(quán)人所有。本站采用的非本站原創(chuàng)文章及圖片等內(nèi)容無法一一聯(lián)系確認(rèn)版權(quán)者。如涉及作品內(nèi)容、版權(quán)和其它問題,請及時通過電子郵件或電話通知我們,以便迅速采取適當(dāng)措施,避免給雙方造成不必要的經(jīng)濟(jì)損失。聯(lián)系電話:010-82306118;郵箱:aet@chinaaet.com。