《電子技術(shù)應(yīng)用》
您所在的位置：首頁(yè) > 其他 > 設(shè)計(jì)應(yīng)用 > 一種20 MS/s基于VCO比較器的二階噪聲整形SAR ADC設(shè)計(jì)
一種20 MS/s基于VCO比較器的二階噪聲整形SAR ADC設(shè)計(jì)
信息技術(shù)與網(wǎng)絡(luò)安全
王 也1，2，劉力源2，3，吳南健2，3
(1.中國(guó)科學(xué)技術(shù)大學(xué) 微電子學(xué)院，安徽 合肥230026； 2.中國(guó)科學(xué)院半導(dǎo)體研究所，北京100083； 3.半導(dǎo)體超晶格國(guó)家重點(diǎn)實(shí)驗(yàn)室，北京100083)
摘要： 基于壓控振蕩器(VCO)結(jié)構(gòu)的比較器，提出了一種二階噪聲整形逐次逼近型(NS-SAR)模數(shù)轉(zhuǎn)換器(ADC)。首先采用對(duì)電源電壓敏感度較低且噪聲性能更優(yōu)越的VCO比較器，隨后通過(guò)動(dòng)態(tài)放大器優(yōu)化噪聲傳遞函數(shù)的零極點(diǎn)，最后通過(guò)噪聲整形結(jié)構(gòu)抑制信號(hào)帶內(nèi)噪聲?；?80 nm CMOS 工藝，設(shè)計(jì)了一款12位20 MS/s NS-SAR ADC。仿真結(jié)果表明，在1.3 V電源電壓下，功耗為1.12 mW，過(guò)采樣率（OSR）為8時(shí)，信號(hào)噪聲失真比(SNDR)為72.7 dB，無(wú)雜散動(dòng)態(tài)范圍(SFDR)為88 dB，優(yōu)值(FoMs)為163 dB；并且在1.3～1.8 V電源電壓范圍內(nèi)，其有效位數(shù)(ENOB)>11.7 bit。
中圖分類號(hào)： TN432
文獻(xiàn)標(biāo)識(shí)碼： A
DOI： 10.19358/j.issn.2096-5133.2021.06.011
引用格式： 王也，劉力源，吳南健. 一種20 MS/s基于VCO比較器的二階噪聲整形SAR ADC設(shè)計(jì)[J].信息技術(shù)與網(wǎng)絡(luò)安全，2021，40(6)：62-68.
A 20 MS/s second-order noise shaping SAR ADC with VCO-based comparator
Wang Ye1，2，Liu Liyuan2，3，Wu Nanjian2，3
(1.School of Microelectronics，University of Science and Technology of China，Hefei 230026，China； 2.Institute of Semiconductors，Chinese Academy of Sciences，Beijing 100083，China； 3.State Key Laboratory of Superlattices and Microstructures，Beijing 100083，China)
Abstract： A second-order noise-shaping successive approximation register(NS-SAR) analog-to-digital converter(ADC) with a voltage-controlled oscillator(VCO)-based comparator is presented in this paper. Firstly, a VCO-based comparator with low voltage sensitivity and better noise performance is adopted. Then the zero pole of the noise transfer function is optimized by the dynamic amplifier. Finally, the noise in the signal band is suppressed by the noise shaping structure. A design example of 12 bit 20 MS/s NS-SAR ADC was fabricated in a 180 nm CMOS technology. Simulation results show that, it consumes 1.12 mW at a 1.3 V power supply and achieves a FoMs of 163 dB with 72.7 dB SNDR, 88 dB SFDR at an oversampling ratio(OSR) of 8, and the effective number of bits(ENOB)>11.7 bit in the supply voltage range of 1.3～1.8 V.
Key words : ADC；noise-shaping；VCO-based comparator；dynamic amplifier

0 引言

隨著CMOS制造工藝的不斷進(jìn)步以及新穎電路結(jié)構(gòu)的提出，中等精度(8~10 bit)的SAR ADC已經(jīng)可以實(shí)現(xiàn)數(shù)百或數(shù)千MS/s的采樣率，且其面積較小、功耗較低。NS-SAR ADC將過(guò)采樣技術(shù)和噪聲整形技術(shù)引入到SAR ADC中，在SAR結(jié)構(gòu)低功耗的基礎(chǔ)上大大提高模數(shù)轉(zhuǎn)換器的精度，是近年來(lái)國(guó)內(nèi)外研究的熱點(diǎn)。NS-SAR主要分為兩種結(jié)構(gòu)，一種是級(jí)聯(lián)積分器前饋結(jié)構(gòu)，采用FIR和IIR濾波器級(jí)聯(lián)，可以實(shí)現(xiàn)較為理想的噪聲整形效果[1-2]。2012 年，F(xiàn)REDENBURG J A等人首次將該結(jié)構(gòu)用于傳統(tǒng)的SAR ADC，使得一個(gè)8 bit的轉(zhuǎn)換器獲得了10 bit的精度[3]，但是其電路較為復(fù)雜，需要一個(gè)由高性能運(yùn)放構(gòu)成的積分器。2019年，Zhuang Haoyu等人采用無(wú)源積分器的方法大大減小轉(zhuǎn)換器的功耗，通過(guò)二階的噪聲整形將一個(gè)9 bit轉(zhuǎn)換器的精度提升到了12.7 bit[4]。另一種則是誤差反饋結(jié)構(gòu)，其結(jié)構(gòu)相對(duì)簡(jiǎn)單。2018年，Li Shaolan等人采用該種結(jié)構(gòu)實(shí)現(xiàn)了NS-SAR ADC，同時(shí)動(dòng)態(tài)運(yùn)放的加入也減小了部分功耗，最終獲得了穩(wěn)定優(yōu)異的噪聲整形效果[5]。同年，楊家琪博士采用雙誤差反饋通道的方式，有效地提高了轉(zhuǎn)換器的信噪比[6]，但是系統(tǒng)中的四輸入動(dòng)態(tài)比較器會(huì)引入額外的失調(diào)和回踢噪聲。




本文詳細(xì)內(nèi)容請(qǐng)下載：http://ihrv.cn/resource/share/2000003602




作者信息：

王  也1，2，劉力源2，3，吳南健2，3

(1.中國(guó)科學(xué)技術(shù)大學(xué) 微電子學(xué)院，安徽 合肥230026；

2.中國(guó)科學(xué)院半導(dǎo)體研究所，北京100083；

3.半導(dǎo)體超晶格國(guó)家重點(diǎn)實(shí)驗(yàn)室，北京100083)


此內(nèi)容為AET網(wǎng)站原創(chuàng)，未經(jīng)授權(quán)禁止轉(zhuǎn)載。