《電子技術(shù)應(yīng)用》
您所在的位置：首頁(yè) > 通信與網(wǎng)絡(luò) > 設(shè)計(jì)應(yīng)用 > 卷積編碼及Viterbi譯碼的低時(shí)延FPGA設(shè)計(jì)實(shí)現(xiàn)
卷積編碼及Viterbi譯碼的低時(shí)延FPGA設(shè)計(jì)實(shí)現(xiàn)
2021年電子技術(shù)應(yīng)用第6期
張 健，吳倩文，高澤峰，周志剛
杭州電子科技大學(xué) 電子信息學(xué)院，浙江 杭州310018
摘要： 針對(duì)毫米波通信的高速率和低時(shí)延設(shè)計(jì)要求，設(shè)計(jì)實(shí)現(xiàn)1/2碼率(2，1，7)卷積碼的低時(shí)延譯碼。采用高度并行優(yōu)化實(shí)現(xiàn)框架、低延時(shí)的最小值選擇方式，獲得Viterbi硬判決譯碼算法的輸出。利用基于Xilinx公司的Artix7-xc7a200t芯片綜合后，譯碼器的數(shù)據(jù)輸出延時(shí)約89個(gè)時(shí)鐘周期，最高工作頻率可達(dá)203.92 MHz。結(jié)果表明，該譯碼器可支持吉比特級(jí)的數(shù)據(jù)傳輸速率，實(shí)現(xiàn)了低延時(shí)、高速率的編譯碼器。
中圖分類號(hào)： TN911.22
文獻(xiàn)標(biāo)識(shí)碼： A
DOI：10.16157/j.issn.0258-7998.201025
中文引用格式： 張健，吳倩文，高澤峰，等. 卷積編碼及Viterbi譯碼的低時(shí)延FPGA設(shè)計(jì)實(shí)現(xiàn)[J].電子技術(shù)應(yīng)用，2021，47(6)：96-99.
英文引用格式： Zhang Jian，Wu Qianwen，Gao Zefeng，et al. Low-latency FPGA design and implementation of convolutional coding and Viterbi decoding[J]. Application of Electronic Technique，2021，47(6)：96-99.
Low-latency FPGA design and implementation of convolutional coding and Viterbi decoding
Zhang Jian，Wu Qianwen，Gao Zefeng，Zhou Zhigang
School of Electronic Information，Hangzhou Dianzi University，Hangzhou 310018，China
Abstract： Aiming at the high-speed and low-delay design requirements of millimeter wave communications, this paper designs low-delay decoding of convolutional codes with 1/2 code rate(2，1，7). A highly parallel optimization implementation framework and a low-latency minimum selection method are adopted to obtain the output of the Viterbi hard decision decoding algorithm. After synthesis using the Artix7-xc7a200t chip based on Xilinx, the data output delay of the decoder is about 89 clock cycles, and the highest operating frequency can reach 203.92 MHz. The results show that the decoder can support gigabit-level data transmission rates, and realizes a low-latency, high-rate codec.
Key words : millimeter wave communication；convolutional code；Viterbi decoding；system generator

0 引言

    近年來(lái)，5G移動(dòng)通信技術(shù)的發(fā)展受到人們的廣泛關(guān)注，高速率、高可靠、低時(shí)延的高能效通信成為毫米波通信中的重要因素[1-2]。毫米波頻譜寬、頻點(diǎn)高的特點(diǎn)對(duì)頻譜資源緊張的通信系統(tǒng)具有極大的吸引力，并且毫米波頻點(diǎn)很高，使得其傳輸誤碼率可以達(dá)到光纖的誤碼率量級(jí)，能夠保證傳輸?shù)目煽啃?sup>[3-4]。然而毫米波對(duì)環(huán)境衰落敏感，傳輸損耗高使得遠(yuǎn)距離通信受到限制，為克服這些弱點(diǎn)，高效的信道估計(jì)算法成為了關(guān)鍵技術(shù)之一，除此之外，常采用信道編碼技術(shù)來(lái)解決接收端出現(xiàn)誤碼元的情況[5]。常用的信道編碼有卷積碼、RS碼、Turbo碼、交織和偽隨機(jī)序列擾碼等[6-7]。不同類型的糾錯(cuò)碼之間有著一定的關(guān)聯(lián)性，如為了克服突發(fā)性碼元的錯(cuò)誤，往往采用卷積碼和RS碼相結(jié)合的方式來(lái)提高通信系統(tǒng)的穩(wěn)定性[8]。卷積碼以其較低的編碼復(fù)雜度及接近香農(nóng)限的優(yōu)秀性能，廣泛地應(yīng)用于衛(wèi)星通信、無(wú)線通信等多種通信系統(tǒng)中[9-10]。Viterbi譯碼算法，又被稱為最大后驗(yàn)概率方法，是卷積編碼最佳的譯碼算法[11]。卷積編碼和Viterbi譯碼是廣泛使用的信道編碼技術(shù)，具有一定的克服突發(fā)錯(cuò)誤的能力，可以減少信道引入的誤碼，帶來(lái)較高的編碼增益，實(shí)現(xiàn)數(shù)據(jù)的高可靠性傳輸[12-13]。




本文詳細(xì)內(nèi)容請(qǐng)下載：http://ihrv.cn/resource/share/2000003582。




作者信息：

張  健，吳倩文，高澤峰，周志剛

(杭州電子科技大學(xué) 電子信息學(xué)院，浙江 杭州310018)




wd.jpg

此內(nèi)容為AET網(wǎng)站原創(chuàng)，未經(jīng)授權(quán)禁止轉(zhuǎn)載。