信號濾波褪耦：對每個模擬放大器電源，必需在最接近電路的連接處到放大器之間加去耦電容器。對數(shù)字集成電路，分組加去耦電容器。在馬達與發(fā)電機的電刷上安裝電容器旁路，在每個繞組支路上串聯(lián)R-C濾波器，在電源入口處加低通濾波等措施抑制干擾。安裝濾波器應盡量靠近被濾波的設備，用短的，加屏蔽的引線作耦合媒介。所有濾波器都須加屏蔽，輸入引線與輸出引線之間應隔離。
各功能單板對電源的電壓波動范圍、紋波、噪聲、負載調整率等方面的要求予以明確，二次電源經傳輸?shù)竭_功能單板時要滿足上述要求
將具有輻射源特征的電路裝在金屬屏蔽內，使其瞬變干擾最小。
在電纜入口處增加保護器件
每個IC的電源管腳要加旁路電容（一般為104）和平滑電容(10uF~100uF)到地，大面積IC每個角的電源管腳也要加旁路電容和平滑電容
濾波器選型的阻抗失配準則：對低阻抗噪聲源，濾波器需為高阻抗（大的串聯(lián)電感）；對高阻抗噪聲源，濾波器就需為低阻抗（大的并聯(lián)電容）
電容器外殼、輔助引出端子與正、負極以及電路板間必須完全隔離
濾波連接器必須良好接地，金屬殼濾波器采用面接地。
濾波連接器的所有針都要濾波
數(shù)字電路的電磁兼容設計中要考慮的是數(shù)字脈沖的上升沿和下降沿所決定的頻帶寬而不是數(shù)字脈沖的重復頻率。方形數(shù)字信號的印制板設計帶寬定為1／πtr，通常要考慮這個帶寬的十倍頻
用R－S觸發(fā)器作設備控制按鈕與設備電子線路之間配合的緩沖
降低敏感線路的輸入阻抗有效減少引入干擾的可能性。
LC濾波器 在低輸出阻抗電源和高阻抗數(shù)字電路之間，需要LC濾波器，以保證回路的阻抗匹配
電壓校準電路：在輸入輸出端，要加上去耦電容（比如0.1μF），旁路電容選值遵循10μF/A的標準。
信號端接：高頻電路源與目的之間的阻抗匹配非常重要，錯誤的匹配會帶來信號反饋和阻尼振蕩。過量地射頻能量則會導致EMI問題。此時，需要考慮采用信號端接。信號端接有以下幾種：串聯(lián)/源端接、并聯(lián)端接、RC端接、Thevenin端接、二極管端接。
MCU電路：
a、I/O引腳：空置的I/O引腳要連接高阻抗以便減少供電電流。且避免浮動。
b、IRQ引腳：在IRQ引腳要有預防靜電釋放的措施。比如采用雙向二極管、Transorbs或金屬氧化變阻器等。
c、復位引腳：復位引腳要有時間延時。以免上電初期MCU即被復位。
d、振蕩器：在滿足要求情況下，MCU使用的時鐘振蕩頻率越低越好。
讓時鐘電路、校準電路和去耦電路接近MCU放置
小于10個輸出的小規(guī)模集成電路，工作頻率≤50MHZ時，至少配接一個0.1uf的濾波電容。工作頻率≥50MHZ時，每個電源引腳配接一個0.1uf的濾波電容；
對于中大規(guī)模集成電路，每個電源引腳配接一個0.1uf的濾波電容。對電源引腳冗余量較大的電路也可按輸出引腳的個數(shù)計算配接電容的個數(shù)，每5個輸出配接一個0.1uf濾波電容。
對無有源器件的區(qū)域，每6cm2至少配接一個0.1uf的濾波電容
對于超高頻電路，每個電源引腳配接一個1000pf的濾波電容。對電源引腳冗余量較大的電路也可按輸出引腳的個數(shù)計算配接電容的個數(shù)，每5個輸出配接一個1000pf的濾波電容
高頻電容應盡可能靠近IC電路的電源引腳處。
每5只高頻濾波電容至少配接一只一個0.1uf濾波電容；
每5只10uf至少配接兩只47uf低頻的濾波電容；
每100cm2范圍內，至少配接1只220uf或470uf低頻濾波電容；
每個模塊電源出口周圍應至少配置2只220uf或470uf電容，如空間允許，應適當增加電容的配置數(shù)量；
脈沖與變壓器隔離準則：脈沖網絡和變壓器須隔離，變壓器只能與去耦脈沖網絡連接，且連接線最短。
在開關和閉合器的開閉過程中，為防止電弧干擾，可以接入簡單的RC網絡、電感性網絡，并在這些電路中加入一高阻、整流器或負載電阻之類，如果還不行，就將輸入和載出引線進行屏蔽。此外，還可以在這些電路中接入穿心電容。
退耦、濾波電容須按照高頻等效電路圖來分析其作用。
各功能單板電源引進處要采用合適的濾波電路，盡可能同時濾除差模噪聲和共模噪聲，噪聲泄放地與工作地特別是信號地要分開，可考慮使用保護地；集成電路的電源輸入端要布置去耦電容，以提高抗干擾能力
明確各單板最高工作頻率，對工作頻率在160MHz（或200 MHz）以上的器件或部件采取必要的屏蔽措施，以降低其輻射干擾水平和提高抗輻射干擾的能力
如有可能在控制線（于印刷板上）的入口處加接R-C去耦，以便消除傳輸中可能出現(xiàn)的干擾因素。
用R-S觸發(fā)器做按鈕與電子線路之間配合的緩沖
在次級整流回路中使用快恢復二極管或在二極管上并聯(lián)聚酯薄膜電容器
對晶體管開關波形進行“修整”
降低敏感線路的輸入阻抗
如有可能在敏感電路采用平衡線路作輸入，利用平衡線路固有的共模抑制能力克服干擾源對敏感線路的干擾
將負載直接接地的方式是不合適
注意在IC近端的電源和地之間加旁路去耦電容（一般為104）
如有可能，敏感電路采用平衡線路作輸入，平衡線路不接地
繼電器線圈增加續(xù)流二極管，消除斷開線圈時產生的反電動勢干擾。僅加 續(xù)流二極管會使繼電器的斷開時間滯后，增加穩(wěn)壓二極管后繼電器在單位時間內可 動作更多的次數(shù)
在繼電器接點兩端并接火花抑制電路（一般是RC串聯(lián)電路，電阻一般選幾K 到幾十K，電容選0.01uF），減小電火花影響
給電機加濾波電路，注意電容、電感引線要盡量短
電路板上每個IC要并接一個0.01μF～0.1μF高頻電容，以減小IC對電源的 影響。注意高頻電容的布線，連線應靠近電源端并盡量粗短，否則，等于增大了電 容的等效串聯(lián)電阻，會影響濾波效果
可控硅兩端并接RC抑制電路，減小可控硅產生的噪聲（這個噪聲嚴重時可能 會把可控硅擊穿的）
許多單片機對電源噪聲很敏感,要給單片機電源加濾波電路 或穩(wěn)壓器，以減小電源噪聲對單片機的干擾。比如，可以利用磁珠和電容 組成π形濾波電路，當然條件要求不高時也可用100Ω電阻代替磁珠
如果單片機的I/O口用來控制電機等噪聲器件，在I/O口與噪聲源之 間應加隔離（增加π形濾波電路）。 控制電機等噪聲器件，在I/O口與噪聲源之 間應加隔離（增加π形濾波電路）。
在單片機I/O口，電源線，電路板連接線等關鍵地方使用抗干擾元件 如磁珠、磁環(huán)、電源濾波器，屏蔽罩，可顯著提高電路的抗干擾性能
對于單片機閑置的I/O口，不要懸空，要接地或接電源。其它IC的閑置 端在不改變系統(tǒng)邏輯的情況下接地或接電源
對單片機使用電源監(jiān)控及看門狗電路，如：IMP809，IMP706，IMP813， X25043，X25045等，可大幅度提高整個電路的抗干擾性能。
在速度能滿足要求的前提下，盡量降低單片機的晶振和選用低速數(shù)字 電路
如有可能，在PCB板的接口處加RC低通濾波器或EMI抑制元件（如磁珠、信號濾波器等），以消除連接線的干擾；但是要注意不要影響有用信號的傳輸
時鐘輸出布線時不要采用向多個部件直接串行地連接〔稱為菊花式連接〕；而應該經緩存器分別向其它多個部件直接提供時鐘信號
延伸薄膜鍵盤邊界使之超出金屬線12mm，或者用塑料切口來增加路徑長度。
在靠近連接器的地方，要將連接器上的信號用一個L-C或者磁珠-電容濾波器接到連接器的機箱地上。
在機箱地和電路公共地之間加入一個磁珠。
電子設備內部的電源分配系統(tǒng)是遭受ESD電弧感性耦合的主要對象，電源分配系統(tǒng)防ESD措施：
a、將電源線和相應的回路線緊密絞合在一起；
b、在每一根電源線進入電子設備的地方放一個磁珠；
c、在每一個電源管腳和緊靠電子設備機箱地之間放一個瞬流抑制器、金屬氧化壓敏電阻(MOV)或者1kV高頻電容；
d、最好在PCB上布置專門的電源和地平面，或者緊密的電源和地柵格，并采用大量旁路和去耦電容。
在接收端放置串聯(lián)的電阻和磁珠，對易被ESD擊中的電纜驅動器，也可在驅動端放置串聯(lián)的電阻或磁珠。
在接收端放置瞬態(tài)保護器。
在連接器處或者離接收電路25mm(1.0英寸)的范圍內，放置濾波電容。
