《電子技術(shù)應用》
您所在的位置:首頁 > 電子元件 > 業(yè)界動態(tài) > 臺積電分享碳納米管的最新進展

臺積電分享碳納米管的最新進展

2020-12-23
來源:半導體行業(yè)觀察
關(guān)鍵詞: 臺積電 碳納米管

  硅基器件已經(jīng)成為我們行業(yè)60多年的基礎,這非常令人驚訝,因為最初的鍺基器件將難以大規(guī)模集成。(值得一提,GaAs器件還開發(fā)了一個獨特的微電子市場領域。)

  最近,令人驚訝的是,通過引入諸如FinFETs之類的拓撲結(jié)構(gòu)以及即將到來的納米片,硅場效應器件獲得了新的生命。硅基互補FET的研究正在進行中 (CFET)設計達到量產(chǎn)狀態(tài),其中nMOS和pMOS器件是垂直制造的,從而消除了當前單元設計中的橫向n-p間距。

  另外,材料工程學的進步已經(jīng)將(拉伸和壓縮)應力納入硅通道晶體結(jié)構(gòu)中,以增強自由載流子遷移率。

  但是,硅設備收益遞減的點正在逼近:

  由于高電場下的速度飽和,無硅載流子遷移率接近最大值

  尺寸的持續(xù)縮小降低了硅半導體的導帶和價帶邊緣的“自由載流子態(tài)密度”(DoS)–填充更大范圍的載流子態(tài)需要更多的能量

  與Fin圖案相關(guān)的統(tǒng)計過程變化很大

  散熱片的熱傳導導致局部“自熱”溫度升高,從而影響了幾種可靠性機制(HCI,電遷移)

  為解決以上問題,目前業(yè)界正在進行大量研究,以評估與硅完全不同的場效應晶體管材料的潛力,但這也與當前的大批量制造操作相一致。一種選擇是探索 器件通道的單層二維半導體材料,例如二硫化鉬(MoS2)。

  另一個有希望的選擇是從碳納米管(CNT)構(gòu)造設備溝道。下圖提供了碳鍵獨特性質(zhì)的簡單圖示。(我對化學反應有些不熟悉,但我記得“ sp2”鍵是指原子核周圍亞軌道“ p殼”中相鄰碳原子的電子配對。沒有“懸掛鍵”,并且碳材料是惰性的。)

  微信圖片_20201223095125.png

  請注意,石墨,石墨烯和CNT的化學結(jié)構(gòu)相似-使用石墨進行的實驗材料分析更加容易,并且最終可以擴展到CNT處理。

  在最近的IEDM會議上,臺積電提供了有關(guān)CNT器件制造進展的有趣更新。本文總結(jié)了該演講的重點。

  CNT設備具有一些引人注目的功能:

  • 極高的載流子遷移率(>3,000cm2在/V-sec,“彈道運輸”(ballistic transport),散射最?。?/p>

  • 非常薄的CNT主體尺寸(例如,直徑~1nm)

  • 低寄生電容

  • 優(yōu)良的導熱性

  • 低溫(<400C)處理

  最后一個功能特別有趣,因為它還為基于硅的高溫制造與后續(xù)的CNT處理集成提供了潛力。

  門介電(Gate Dielectric)

  臺積電開發(fā)了獨特的工藝流程來為CNT器件提供“高K”電介質(zhì)等效柵極氧化物,類似于當前硅FET的HKMG處理。

微信圖片_20201223095142.png

  上面的TEM圖說明了CNT的橫截面。為了與獨特的碳表面兼容,需要沉積初始界面電介質(zhì)(Al2O3)–即需要在碳上對該薄層進行適當?shù)某珊撕驼稀?/p>

  隨后,添加高K HfO2膜的原子級沉積(ALD)。(如前所述,這些關(guān)于材料性能的介電實驗是在石墨基底上完成的。)

微信圖片_20201223095145.jpg

  這些柵極電介質(zhì)層的最小厚度受到非常低的柵極泄漏電流(例如,柵極長度為10nm的<1 pA/CNT)的限制。下面說明用于測量柵極到CNT泄漏電流的測試結(jié)構(gòu)。(對于這些電測量,CNT結(jié)構(gòu)使用石英襯底。)

微信圖片_20201223095147.png

  實驗得出的“最佳”尺寸為t_Al2O3=0.35nm和t_HfO2=2.5nm。由于這些極薄的層,Cgate_ox非常高,從而改善了靜電控制。(請注意,這些層厚于CNT的直徑,其影響將在稍后討論。)

  門方向(Gate Orientation)

  臺積電評估的CNT器件采用了獨特的“頂柵加背柵”拓撲。

微信圖片_20201223095151.png

  頂柵提供常規(guī)的半導體場效應器件輸入,而(較大的)背柵提供對S/D擴展區(qū)域中載流子的靜電控制,以有效降低寄生電阻Rs和Rd。而且,背柵會影響CNT與鈀金屬之間的源極和漏極接觸電勢,從而降低肖特基二極管勢壘以及在該半導體-金屬界面處的相關(guān)電流行為。

  設備電流

  CNT pFET的IV曲線(線性和對數(shù)Ids(用于亞閾值斜率測量))如下所示。對于此實驗,Lg=100nm,S/D間距為200nm,CNT直徑=1nm,t_Al2O3= 1.25nm,t_HfO2=2.5nm。

  對于此測試(制造在石英基板上),單個CNT支持超過10uA的Ids。接近上述目標尺寸的更薄電介質(zhì)將實現(xiàn)進一步的改進。

微信圖片_20201223095157.png

  最終將在生產(chǎn)制造中使用平行CNT-相關(guān)的制造指標將是“每微米CNT的數(shù)量”。例如,4nm的CNT間距將被引用為“ 250CNTs/um”。

  挑戰(zhàn)

  規(guī)劃CNT生產(chǎn)時肯定要解決一些挑戰(zhàn)(僅舉幾例):

        規(guī)則/均勻的CNT沉積,具有非常干凈的表面,用于介電成核

        需要最小化柵極電介質(zhì)堆棧中的載流子“陷阱密度”

        最佳S / D接觸電位材料工程

       設備建模設計

  上面的最后一個挑戰(zhàn)尤其值得注意,因為當前用于場效應晶體管的緊湊型器件模型肯定不夠用。CNT柵氧化層拓撲與平面或FinFET硅通道完全不同。由于柵極到溝道的電場本質(zhì)上是徑向的,因此與平面器件一樣,“有效柵極氧化物”并不存在簡單的關(guān)系。

  此外,S/D擴展需要唯一的Rs和Rd模型。而且,CNT柵氧化層的厚度比CNT的直徑厚,從而導致從柵到S/D延伸以及到(小間距分隔)平行CNT的大量邊緣場。為基于CNT的設計開發(fā)合適的緊湊模型是一項持續(xù)的工作。

  順便說一句,CNT“環(huán)繞柵極”氧化物(類似于納米片周圍的所有柵極)將比沉積的頂部柵極氧化物有所改進,但難以制造。

  臺積電顯然正在投入大量研發(fā)資源,為“不可避免的”后硅器件技術(shù)的引入做準備。CNT的制造和電學表征結(jié)果證明了該器件替代產(chǎn)品的巨大潛力。



本站內(nèi)容除特別聲明的原創(chuàng)文章之外,轉(zhuǎn)載內(nèi)容只為傳遞更多信息,并不代表本網(wǎng)站贊同其觀點。轉(zhuǎn)載的所有的文章、圖片、音/視頻文件等資料的版權(quán)歸版權(quán)所有權(quán)人所有。本站采用的非本站原創(chuàng)文章及圖片等內(nèi)容無法一一聯(lián)系確認版權(quán)者。如涉及作品內(nèi)容、版權(quán)和其它問題,請及時通過電子郵件或電話通知我們,以便迅速采取適當措施,避免給雙方造成不必要的經(jīng)濟損失。聯(lián)系電話:010-82306118;郵箱:aet@chinaaet.com。