91国语精品自产拍在线观看一,香蕉视频免费在线播放

中大功率達林頓管版圖設計

2019年電子技術應用第5期

徐凱英1，馬奎1，2

1.貴州大學大數(shù)據(jù)與信息工程學院，貴州貴陽550025；2.貴州省微納電子與軟件技術重點實驗室，貴州貴陽550025

摘要： 基于70 V高壓雙極型工藝，設計了一種中大功率達林頓陣列版圖結構。該結構適用于單片高壓功率器件輸出級版圖，采用單元陣列對稱叉指結構，具有大電流驅動能力、散熱均勻、穩(wěn)定性好、面積利用率高等特點。叉指狀發(fā)射極和基極保證了較高的速度，同時兼顧了陣列功率管的匹配性和對稱性。叉指狀基極的兩側式設計增大了有效發(fā)射極周長，提高了電流傳導能力。改進后的等平面布線，降低了功率版圖受布線臺階影響。版圖設計經(jīng)驗證后，具有輸出9 A大電流的能力。

關鍵詞： 叉指結構單元陣列大電流驅動達林頓版圖

中圖分類號： TN431.1
文獻標識碼： A
DOI：10.16157/j.issn.0258-7998.182493
中文引用格式： 徐凱英，馬奎. 中大功率達林頓管版圖設計[J].電子技術應用，2019，45(5)：31-33，37.
英文引用格式： Xu Kaiying，Ma Kui. Design of power Darlington layout[J]. Application of Electronic Technique，2019，45(5)：31-33，37.

Design of power Darlington layout

Xu Kaiying1，Ma Kui1，2

1.School of Big Data and Information Engineering，Guizhou University，Guiyang 550025，China； 2.Key Laboratory of Micro-Nano-Electronics of Guizhou Province，Guiyang 550025，China

Abstract： A power Darlington array layout structure is designed based on the 70 V high voltage bipolar process. The structure is suitable for the output stage layout of the single-chip high-voltage power device. It consists of symmetric interdigitated array unit structure, and has the characteristics of large current driving capability, uniform heat dissipation, good stability, and high area utilization. The interdigitated-emitter and interdigitated base ensure a high speed while taking into account the matching and symmetry of the array power transistor. The two-sided design of the interdigitated base increases the effective emitter perimeter and improves current conduction capability. The improved equi-plane wiring reduces the wiring steps and makes the high current layout possible. Simulation based on calibre proves the layout has the ability to output current of 9 A.

Key words : interdigitated structure；array unit；high current drive；Darlington layout

0 引言

功率電子電路大多要求具有大電流輸出能力，以便驅動各種類型的負載。功率驅動電路是功率電子設備輸出電路的一個重要組成部分，大電流達林頓晶體管陣列結構廣泛用于這類可控大功率器件^[1]。達林頓陣列結構具有較高的電流增益，驅動能力強，達林頓結構用作輸出級，為單片高壓大功率集成電路驅動能力提供了可能^[2]。

單片高壓功率模擬IC具有電源電壓高、輸出電流大的特點，達林頓晶體管結構廣泛用于中大功率模擬IC產(chǎn)品中。為了達到較高的電流承載能力和耐壓特性，達林頓管陣列需要并聯(lián)的晶體管數(shù)量巨大。在輸出大電流時，電路工作會產(chǎn)生很大的熱量，對版圖的布局和散熱造成很大困難，需要提出一種兼顧性能和版圖面積的達林頓管版圖結構。

1 大電流特性設計

本文達林頓陣列結構版圖已用于一款高壓大功率運放的輸出級。電路輸出級采用復合NPN達林頓管驅動大電流，要求版圖具有輸出9 A峰值大電流能力。

1.1 電路設計

電路輸出級為雙端輸入、單端并聯(lián)輸出的對稱結構。如圖1所示，上下兩端分別為復合共集、共射輸出，T1、T2和T3、T4構成NPN+NPN復合達林頓結構, T1、T2發(fā)射極輸出，T3、T4集電極輸出，其中T2和T4陣列分別并聯(lián)了18 000個小功率NPN管。兩端功率管同時工作時，可以實現(xiàn)動態(tài)電流的雙倍輸出。

1.2 版圖布局對稱性和熱均勻性

為保證上下管電流的對稱性，達林頓管版圖上下對稱分布。如圖2所示，基極金屬連接和叉指結構對稱分布，發(fā)射極金屬連接位于內(nèi)側對稱分布，叉指結構沿著電流方向不斷變寬對稱分布。在大電流通過時，由于器件等寄生因素帶來的熱效應，版圖設計時還需考慮熱對稱性和熱均勻性^[3]。上下兩組達林頓管，陣列單元內(nèi)由頂部至底部不斷加寬，降低電流頂部和底部的不均勻導致的局部溫度過高。同時較高的匹配性和對稱布局也可防止由于工藝原因造成的電路性能失調(diào)。由圖2熱度梯度表顯示，熱量分散均勻。

1.3 陣列結構射出大電流設計

兩組達林頓管，上半部分所有陣列單元發(fā)射極電流通過寬發(fā)射極金屬從底部引出，下半部分電流從集電極頂部引出，中間通過寬金屬輸出9 A的電流，減少了走線面積。當版圖側邊出線時，所有的電流會流經(jīng)出線側底部很小的一塊金屬，如圖3所示，電流產(chǎn)生的熱量遠遠超過另外一側，當電流密度超過金屬的最大電流密度時，會燒斷金屬連線。當采用底部寬金屬出線，可有效避免電流在側邊出線時，版圖拐角造成的大電流積累，超過拐角金屬的最大電流密度，造成版圖失效。

在大電流環(huán)境下為了保證達林頓管對電流的放大作用，發(fā)射極金屬需承受I_O=9 A電流，共有180個指狀發(fā)射區(qū)，每個指狀發(fā)射區(qū)需承受50 mA電流大小。

采用70 V雙極型晶體管工藝，M1的電流密度約為J=1 mA/μm，M1金屬層電阻ρ=0.058 Ω/μm，發(fā)射極接觸孔電阻R=2.1 Ω/cont。單個發(fā)射極叉指寬度w=10 μm，每個叉指含n個接觸孔，叉指長度為L。所能承受的電流大小I₁由下式可得：

經(jīng)計算每個叉指能承受的電流大于50 mA。

1.4 陣列結構單元穩(wěn)定性設計

用作大電流環(huán)境時，由于載流子的堆積，發(fā)射極邊緣所承受的壓降較中間更大。同時發(fā)射區(qū)版圖電流從底部引出，較頂部所承受的電流更大，發(fā)射極條狀結構越長，電流分布就會越不均勻^[4]。在不改變發(fā)射極長度的情況下，為增加達林頓陣列結構的穩(wěn)定性，如圖4所示，發(fā)射區(qū)寬度從頂部至底部不斷加寬，增大電流的承受能力，同時發(fā)射指加寬也能減小發(fā)射極去偏置效應，縮短發(fā)射指長度，減小限流電阻的值，降低功耗。為了避免發(fā)射極去偏置效應，在每個發(fā)射極連線中插入限流電阻,重新分配叉指流過的電流，限制指狀發(fā)射極的電流大小。每個叉指上晶體管約能承受1/4限流電阻上電壓^[5]，金屬最大電流密度為J，發(fā)射指長度為L，寬度為W，發(fā)射極基極的電壓差為V_be，由式(2)可得所需電阻阻值R。

1.5 最大化發(fā)射極有效周長

選用70 V雙極型工藝，為保證NPN管在大電流情況下的放大能力，需要足夠的發(fā)射極有效周長，增大放大倍數(shù)。版圖設計時，基極叉指分布在發(fā)射極叉指兩側，對應的剖面圖如圖5所示，等深的基區(qū)分布于發(fā)射區(qū)的兩側充分利用發(fā)射極面積。由于輕摻雜的基區(qū)，會導致大電流時，發(fā)生發(fā)射極集邊效應，NPN管工作時載流子會聚集在發(fā)射極一側。當兩邊均被等寬的基區(qū)包住時，基區(qū)載流子會在電流通過時聚集在發(fā)射極的兩側和底部，增大了有效發(fā)射區(qū)面積。

1.6 提高布線平整性設計

功率達林頓管工作時電流較大，且達林頓管占用面積較多。若采用傳統(tǒng)的雙極型工藝，會在刻蝕的區(qū)域產(chǎn)生較高臺階，大電流工作時，凹凸不平的表面會使電流積聚，導致金屬連線斷裂。本次設計改進了雙極型工藝，采用了STI、LOCOS工藝實現(xiàn)集成器件等平面結構，降低器件整體臺階高度，提高鋁布線平緩度，降低電流分布受臺階的影響。工藝流程為隔離擴散后有源區(qū)中刻出場區(qū)后，通過高密度等離子體刻蝕形成淺槽，通過注入提高場開啟，然后高壓氧化，形成基本平緩的表面，再在有源區(qū)內(nèi)制作器件。改進后如圖6所示，發(fā)射區(qū)、基區(qū)、集電區(qū)高度近乎相同，臺階有效降低，布線平整性提高，降低了大電流達林頓管受布線臺階影響。

2 仿真驗證

達林頓陣列版圖設計完成后，經(jīng)過Calibre_DRC驗證滿足70 V高壓雙極型版圖規(guī)則，通過軟件Calibre_xRC提取寄生參數(shù)用于后仿。添加版圖寄生參數(shù)后，電源±35 V供電，負載電阻選用6 Ω，負載電容選用100 pF，通過Cadence_spectre完成了后仿真。電路仿真結果如圖7所示，正向電流峰值達到9.52 A，反向電流為-9.04 A。添加提取的版圖寄生參數(shù)，后仿真結果如圖8所示，正向電流為9.02 A，負向為8.84 A，滿足輸出9 A動態(tài)電流要求。