如果用流片（Tape Out）作為芯片驗(yàn)證的節(jié)點(diǎn)，則可分為流片前驗(yàn)證和流片后驗(yàn)證。
流片前驗(yàn)證，叫做 Pre-Silicon驗(yàn)證，是指基于各種仿真平臺 （FPGA，PXP，HAPS，ZeBU 等）和 Bit File 驗(yàn)證芯片的功能、性能、功耗是否滿足設(shè)計(jì)目標(biāo)，為流片做準(zhǔn)備。
流片后驗(yàn)證，叫做 Post-Silicon 驗(yàn)證，是指 Foundry 已經(jīng)完成工程樣片的制作，工程團(tuán)隊(duì)拿到了工程樣片，并對工程樣片進(jìn)行驗(yàn)證，以確定樣片是否符合設(shè)計(jì)目標(biāo)，為芯片量產(chǎn)做準(zhǔn)備。
流片時，需規(guī)劃好工程 Wafer 釋放策略。
以 TSMC 為例。通常，根據(jù) SoC 的規(guī)模和 Die Size 等因素，公司與 TSMC 談好每次流片的工程 Wafer 數(shù)量，比如 25片 工程Wafer，這些工程 Wafer 的費(fèi)用包含在流片費(fèi)用中?？紤]到大多數(shù)芯片做不到一次流片直接量產(chǎn)，所以要規(guī)劃這 25 片工程 Wafer 的用法，至少需考慮以下需求：
（1）有足夠的工程芯片用于測試驗(yàn)證；
（2）為 Metal Fix 預(yù)留工程 Wafer；
（3）縮短芯片驗(yàn)證時間；
（4）工程故障；
（5）具體項(xiàng)目的需求。比如，在滿足以上需求的前提下，預(yù)留盡可能多的工程Wafer用于量產(chǎn)。
以 12nm FFC SoC 為例，假設(shè)該 SoC 涉及50個模塊，芯片 Die Size 為 30mm^2，采用12英尺Wafer，MFU 為 95%，算下來一片 Wafer 可生產(chǎn) 2K 顆芯片，假設(shè)良率（Yield）為 85%，即 CP 和FT 篩掉 15%，可擬定的工程Wafer策略如圖一。
圖一 某芯片工程Wafer策略
解釋該表前，先熟悉一些概念。
芯片結(jié)構(gòu)如大樓，至少包括選材質(zhì)（Corner），打基地（Base Layer）。芯片Corner 選擇，如選擇材料不同材質(zhì)蓋大樓。芯片制作是物理過程，存在工藝偏差。根據(jù)工藝的設(shè)置和 PMOS、NMOS的開關(guān)時間快慢，分為不同的 Corner，典型說法如：TT、FF、SS，同時根據(jù)偏差大小設(shè)定不同等級的 FF 和 SS，如 2FF 表示往快的方向偏2個Sigama，3SS 表示往慢點(diǎn)方向偏3個Sigama （關(guān)于為什么要做不同Corner 的芯片，作為另一個 Topic 后聊）。
選 Corner，可理解為選不同的材質(zhì)蓋樓，一旦選定開工，就不能更改，參考表一：
（1）Hold OD，理解為已經(jīng)選好高樓的地點(diǎn)，根據(jù)需要還可以改變大樓的材質(zhì)，可以才改變工藝；
（2）Hold at Poly，理解為選好了地點(diǎn)和材質(zhì)，地基還沒有開始做，即芯片的 Base Layer 沒有開始；
（3）Hold at Count，理解為地基已經(jīng)做了不能更改，但可以修改樓層間的連接，即可以做 Metal 層修改。
回來看表一。
第一批 #1～#3，Leading Lot，3PCS TT，F(xiàn)ull flow run to end。Wafer #1～#3 三不要做 CP 測試和FT測試，直接跑到最后。其中一片用于 PC 調(diào)試，送到封裝廠產(chǎn)長 Bump 后這片 Wafer 不需要切開，用于調(diào)試 PC 程式。另外兩片長完 Bump后，切開并封裝，第一批次芯片不做 FT 測試，盲封調(diào)回（為什么 Leading Lot 用 TT而且不做 CP ？ 為什么 Leading Lot 不能全部做FT 測試？）。
第二批 #4～#11，F(xiàn)irst Corner Lot，做 CP 和 FT 測試，F(xiàn)ull flow run to end。因?yàn)榘薈orner Wafer, 與第一批使用不同的機(jī)臺，#4和#9 的TT用于驗(yàn)證同Corner下不同機(jī)臺間的差異。其余六片是Corner Wafer。
第三批 #12 ～ #16 是備份 Lot, 包含各種 Corner 并 Hold 在 OD。12nm工藝尚未成熟，為防止前兩批 Wafer 出現(xiàn)工程問題做 Back up，同時為 Metal Fix 做準(zhǔn)備。選擇 Hold at OD 而不是保持原始Wafer，一是為了保證能根據(jù)需求改變工藝，二是考慮到一旦出現(xiàn)工程問題，或者需要 Metal Fix，直接從 OD 開始跑，減少芯片回來的時間（為什么不Hold在 Poly呢？）。
第四批 #17～#21，是用于驗(yàn)證 MON+/-，HR+/- 工藝，Run to end，做 CP 和 FT 測試。
第五批 #22～#25 Hold 在 OD 備用?？紤]到工程樣片回片時間比量產(chǎn)芯片會回片時間段，若有客戶需求，且前面的樣片已滿足芯片驗(yàn)證要求，這四片 Wafer 可作為量產(chǎn) Wafer 出貨。
總結(jié)下來，該案例 25 片工程 Wafer 的使用考慮了實(shí)用性，時效性等各種場景，但并非沒有漏洞，僅是根據(jù)該次流片的具體情況，權(quán)衡了各種可能性后的決策。