《電子技術(shù)應(yīng)用》
您所在的位置:首頁(yè) > 可編程邏輯 > 業(yè)界動(dòng)態(tài) > 集成電路大基金投資華大九天 國(guó)產(chǎn)EDA任重道遠(yuǎn)

集成電路大基金投資華大九天 國(guó)產(chǎn)EDA任重道遠(yuǎn)

2018-10-26
關(guān)鍵詞: 集成電路 華大九天 EDA

  上月,華大九天獲得國(guó)家集成電路產(chǎn)業(yè)投資基金投資,從2017年底至今,華大九天已獲得累計(jì)數(shù)億元投資,這將有助于華大九天提升自身技術(shù)水平,填補(bǔ)中國(guó)EDA工具上的空白。不過(guò),由于中國(guó)在EDA工具上與國(guó)外三大廠差距過(guò)大,追趕之路任重道遠(yuǎn)。

  什么是EDA工具

  EDA工具是電子設(shè)計(jì)自動(dòng)化(Electronic Design Automation)的簡(jiǎn)稱,是從計(jì)算機(jī)輔助設(shè)計(jì)(CAD)、計(jì)算機(jī)輔助制造(CAM)、計(jì)算機(jī)輔助測(cè)試(CAT)和計(jì)算機(jī)輔助工程(CAE)的概念發(fā)展而來(lái)的。利用EDA工具,工程師將芯片的電路設(shè)計(jì)、性能分析、設(shè)計(jì)出IC版圖的整個(gè)過(guò)程交由計(jì)算機(jī)自動(dòng)處理完成。

  由于上世紀(jì)六十七年代,集成電路的復(fù)雜程度相對(duì)偏低,這使得工程師可以依靠手工完成集成電路的設(shè)計(jì)、布線等工作。但隨著集成電路越來(lái)越復(fù)雜,完全依賴手工越來(lái)越不切實(shí)際,工程師們只好開始嘗試將設(shè)計(jì)過(guò)程自動(dòng)化,在1980年卡弗爾.米德和琳.康維發(fā)表的論文《超大規(guī)模集成電路系統(tǒng)導(dǎo)論》提出了通過(guò)編程語(yǔ)言來(lái)進(jìn)行芯片設(shè)計(jì)的新思想,加上集成電路邏輯仿真、功能驗(yàn)證的工具的日益成熟,使得工程師們可以設(shè)計(jì)出集成度更高且更加復(fù)雜的芯片。

  1986年,硬件描述語(yǔ)言Verilog問(wèn)世,Verilog語(yǔ)言是現(xiàn)在最流行的高級(jí)抽象設(shè)計(jì)語(yǔ)言。1987年,VHDL在美國(guó)國(guó)防部的資助下問(wèn)世。這些硬件描述語(yǔ)言的問(wèn)世助推了集成電路設(shè)計(jì)水平的提升。隨后,根據(jù)這些語(yǔ)言規(guī)范產(chǎn)生的各種仿真系統(tǒng)迅速被推出,這使得設(shè)計(jì)人員可對(duì)設(shè)計(jì)的芯片進(jìn)行直接仿真。隨著技術(shù)的進(jìn)步,設(shè)計(jì)項(xiàng)目可以在構(gòu)建實(shí)際硬件電路之前進(jìn)行仿真,芯片布線布局對(duì)人工設(shè)計(jì)的要求和出錯(cuò)率也不斷降低。

  時(shí)至今日,盡管所用的語(yǔ)言和工具仍然不斷在發(fā)展,但是通過(guò)編程語(yǔ)言來(lái)設(shè)計(jì)、驗(yàn)證電路預(yù)期行為,利用工具軟件綜合得到低抽象級(jí)物理設(shè)計(jì)的這種途徑,仍然是數(shù)字集成電路設(shè)計(jì)的基礎(chǔ)。一位從事CPU設(shè)計(jì)的工程師表示,"在沒有EDA工具之前,搞電路要靠人手工,對(duì)于大規(guī)模集成電路有上億晶體管的設(shè)計(jì)用手工簡(jiǎn)直是不可為的......可以說(shuō)有了EDA工具,才有了超大規(guī)模集成電路設(shè)計(jì)的可能"。

  中國(guó)EDA工具完全依賴國(guó)外

  中國(guó)半導(dǎo)體行業(yè)協(xié)會(huì)IC設(shè)計(jì)分會(huì)理事長(zhǎng)、清華大學(xué)微電子所所長(zhǎng)魏少軍曾表示:

  "我們要改變以往那種使用先進(jìn)工藝就代表是先進(jìn)水平的錯(cuò)誤認(rèn)識(shí),Intel用0.13微米工藝能作出2GHz而我們要用45nm才能實(shí)現(xiàn),這就是差距......快速提升我們自己的IC基礎(chǔ)設(shè)計(jì)能力迫在眉睫,這是改變目前中國(guó)IC設(shè)計(jì)業(yè)嚴(yán)重依賴EDA工具和制造工藝才能實(shí)現(xiàn)芯片性能提升的根本途徑,而依賴并濫用IP則導(dǎo)致了中國(guó)SoC設(shè)計(jì)的同質(zhì)化"。

  清華大學(xué)微電子所所長(zhǎng)魏少軍提到的"依賴并濫用IP則導(dǎo)致了中國(guó)SoC設(shè)計(jì)的同質(zhì)化"指的是國(guó)內(nèi)眾多IC設(shè)計(jì)公司大多依賴于ARM的IP授權(quán)開發(fā)SOC,由于都是購(gòu)買ARM的Cortex A53、A55、A72、A73、A76等產(chǎn)品,同質(zhì)化是必然的。

  "中國(guó)IC設(shè)計(jì)業(yè)嚴(yán)重依賴EDA工具和制造工藝才能實(shí)現(xiàn)芯片性能提升的根本途徑"指的是很多中國(guó)國(guó)產(chǎn)SOC/CPU性能的提升嚴(yán)重依賴于購(gòu)買更好的EDA工具和采用更好的制造工藝。

  EDA軟件方面早已形成了三巨頭——Synopsys、Cadence、Mentor。國(guó)內(nèi)從事EDA軟件開發(fā)的華大九天和這三家現(xiàn)在不是一個(gè)數(shù)量級(jí)的。誠(chéng)然,華大九天也想在某些點(diǎn)工具上做些突破,但就整體技術(shù)實(shí)力而言幾乎像蚍蜉撼樹。

  目前,國(guó)內(nèi)根本沒有深亞微米的EDA成體系的設(shè)計(jì)平臺(tái)。正是因?yàn)閲?guó)內(nèi)從事EDA工具開發(fā)的公司在Synopsys、Cadence、Mentor面前實(shí)力過(guò)于懸殊,國(guó)內(nèi)IC設(shè)計(jì)公司幾乎100%采用國(guó)外EDA工具。而且在相當(dāng)長(zhǎng)的一段時(shí)間里,看不到縮小和Synopsys、Cadence、Mentor技術(shù)差距的可能性。

  結(jié)語(yǔ)

  本次大基金投資華大九天,僅僅是開始,距離結(jié)成碩果,實(shí)現(xiàn)對(duì)國(guó)外三大廠的國(guó)產(chǎn)化替代還有很長(zhǎng)距離,希望華大九天能鍥而不舍,持之以恒,不斷完善自己的產(chǎn)品,力爭(zhēng)縮小和國(guó)外三大廠的差距。


本站內(nèi)容除特別聲明的原創(chuàng)文章之外,轉(zhuǎn)載內(nèi)容只為傳遞更多信息,并不代表本網(wǎng)站贊同其觀點(diǎn)。轉(zhuǎn)載的所有的文章、圖片、音/視頻文件等資料的版權(quán)歸版權(quán)所有權(quán)人所有。本站采用的非本站原創(chuàng)文章及圖片等內(nèi)容無(wú)法一一聯(lián)系確認(rèn)版權(quán)者。如涉及作品內(nèi)容、版權(quán)和其它問(wèn)題,請(qǐng)及時(shí)通過(guò)電子郵件或電話通知我們,以便迅速采取適當(dāng)措施,避免給雙方造成不必要的經(jīng)濟(jì)損失。聯(lián)系電話:010-82306118;郵箱:aet@chinaaet.com。