在今年的劍橋ARM研究峰會(huì)上，ARM公司Fellow Greg Yeric暢談了ARM對(duì)眾多新興非易失性存儲(chǔ)器的看法。

　　Yeric表示，ARM正在關(guān)注這些前沿的存儲(chǔ)技術(shù)，因?yàn)樗锌赡軐?duì)邏輯空間產(chǎn)生巨大的顛覆性，在硬件和軟件平臺(tái)層面也是如此?！坝懈鞣N類型的電阻式RAM和磁性RAM出現(xiàn)，TSMC最近就制造了一種嵌入式ReRAM，而類似的技術(shù)和產(chǎn)品的研發(fā)及生產(chǎn)案例還有很多。ARM也有自己的項(xiàng)目，是由DARPA資助的CeRAM（correlated electron RAM）研究”。

　　圖：ARM公司Fellow Greg Yeric

　　Yeric解釋說：“28nm閃存不能再繼續(xù)擴(kuò)展，而是轉(zhuǎn)向獨(dú)立閃存的3D堆疊方向，傳統(tǒng)閃存很耗電，而且存取速度相對(duì)于應(yīng)用需求來說很慢?！?/p>

　　為了抓住這一波發(fā)展時(shí)機(jī)，幾十年來，行業(yè)一直在研究和開發(fā)多種存儲(chǔ)技術(shù)，許多技術(shù)項(xiàng)目試圖成為“通用”存儲(chǔ)器，用以取代包括邏輯內(nèi)基本SRAM單元在內(nèi)的所有內(nèi)容，但到目前為止還沒有成功案例，Yeric說：“如果就某項(xiàng)性能指標(biāo)而言，實(shí)際上多種新型存儲(chǔ)技術(shù)已經(jīng)取得了部分成功。但是，由于多種技術(shù)各自針對(duì)不同的利基，形成了碎片化的市場(chǎng)存在狀態(tài)，從而缺乏商業(yè)推動(dòng)力，但半導(dǎo)體研究工廠在這方面有很多優(yōu)勢(shì)。

　　“通常情況下，ReRAM缺乏耐久性，而MRAM的耐久性確實(shí)不錯(cuò)，但其開/關(guān)率非常低，”Yeric說。這意味著工程師必須小心選擇他們的應(yīng)用目標(biāo)，無論這些是固態(tài)驅(qū)動(dòng)器（與3D-NAND閃存競(jìng)爭(zhēng)），還是作為微控制器旁邊的嵌入式存儲(chǔ)器，其中相變存儲(chǔ)器，ReRAM和MRAM都是競(jìng)爭(zhēng)者。

　　“MRAM的后續(xù)版本很有希望取代SRAM，以滿足緩存要求。IMEC研究所有一個(gè)用單晶體管MRAM取代六晶體管SRAM的項(xiàng)目，”Yeric說，“對(duì)于微控制器片上存儲(chǔ)器應(yīng)用，MRAM是最適合的，并處于領(lǐng)導(dǎo)地位?！?/p>

　　改變游戲規(guī)則

　　Yeric表示：“自旋軌道扭矩（spin-orbit torque）MRAM或許能達(dá)到良好的速度/耐久性權(quán)衡，以獲得內(nèi)部核心邏輯。這將允許出現(xiàn)一種稱為“常關(guān)（normally-off）”計(jì)算的情況。這是一個(gè)很大的變化，”

　　Yeric說：“能夠凍結(jié)片上計(jì)算過程，保留狀態(tài)而不消耗電力然后恢復(fù)，會(huì)產(chǎn)生相當(dāng)可觀的后果。這將需要一種新的處理器架構(gòu)。我認(rèn)為我們將增加一條新的處理器產(chǎn)品線，這可以解決物聯(lián)網(wǎng)領(lǐng)域不同的功率范圍需求問題。通過使用收集的能源，在沒有電池的情況下工作。它符合物聯(lián)網(wǎng)的特點(diǎn)和發(fā)展勢(shì)頭?！?/p>

　　但實(shí)際上還有很多事情需要解決，如將不同的材料引入晶圓廠總是需要小心，因?yàn)檫@可能會(huì)增加采用成本。這就是為什么還有基于更熟悉的材料的非易失性存儲(chǔ)器的原因之一，例如基于氧化鉿的鐵電存儲(chǔ)器，以及基于氧化硅的ReRAM。這兩種材料都被用作晶圓廠生產(chǎn)中的絕緣體，但研究人員正在開發(fā)可用于存儲(chǔ)器制造的材料性能，并已經(jīng)取得了可喜的進(jìn)展。

　　由科羅拉多大學(xué)教授Carlos Paz de Araujo通過他的公司Symetrix Corp.（Colorado Springs, Colo.）開創(chuàng)了CeRAM技術(shù)。ARM自2014年開始與Symetrix合作。Yeric認(rèn)為，該技術(shù)距離商業(yè)化還有兩到三年的時(shí)間。CeRAM的耐久性比較好，存取速度和能效也不錯(cuò)。但這些并不是CeRAM的專利，很多非易失性存儲(chǔ)技術(shù)似乎都有機(jī)會(huì)在這個(gè)階段發(fā)展起來。

　　Yeric指出，魔鬼始終處于進(jìn)程節(jié)點(diǎn)和集成過程中的細(xì)節(jié)，從位到陣列再到子系統(tǒng)?！拔覀兿Ｍ谙乱粚肁RM研究峰會(huì)上有一些這方面的報(bào)道”，他補(bǔ)充道。

　　神經(jīng)形態(tài)計(jì)算

　　下面討論一下神經(jīng)形態(tài)計(jì)算。ARM正在向客戶推出兩款機(jī)器學(xué)習(xí)處理器——ARM ML和ARM OD（object detectio），將于2018年中期獲得許可。這里有一個(gè)疑問：是否依然必須要走模擬這條路？有些論文表明，模擬機(jī)器學(xué)習(xí)的功效會(huì)降低，還有許多問題需要解決，例如電路驗(yàn)證，可變性和現(xiàn)場(chǎng)可重復(fù)性。

　　Yeric指出，某些東西可能會(huì)在計(jì)算內(nèi)核的深處提供巨大的提升，但這種優(yōu)勢(shì)可能會(huì)在系統(tǒng)級(jí)別“被淘汰”，因此，重大變化或性能提升是否值得，還需要權(quán)衡考慮。

　　還有一個(gè)必須要考慮的因素是存儲(chǔ)器管理，因?yàn)槠渑c其他數(shù)字電路的接口可能變得復(fù)雜。

　　第三個(gè)問題是EDA，EDA行業(yè)并不傾向于推測(cè)，這提出了一個(gè)雞和蛋的難題。在非易失性存儲(chǔ)器，低溫和3D設(shè)計(jì)中也是如此。因此，研究路徑的一部分是建立微型生態(tài)系統(tǒng)，以支持潛在的技術(shù)指導(dǎo)。

　　Yeric補(bǔ)充說：“對(duì)于未來的工藝節(jié)點(diǎn)，更廣泛的市場(chǎng)可能不得不克服所有芯片相同，行為相同，并使用千篇一律的制造方法生產(chǎn)的想法?！?/p>

　　現(xiàn)代電子系統(tǒng)的復(fù)雜性已經(jīng)在系統(tǒng)層面產(chǎn)生了一定程度的非確定性，Yeric觀察到，非確定性將成為電子學(xué)的根源，但可能是實(shí)現(xiàn)制造產(chǎn)量和節(jié)能計(jì)算所必需的。

　　雖然Yeric并不致力于模擬神經(jīng)形態(tài)學(xué)，但有證據(jù)表明生物計(jì)算機(jī)——例如人類大腦，提供的能量效率遠(yuǎn)高于人工系統(tǒng)，并且是模擬的。

　　塑料工藝

　　ARM下一步會(huì)轉(zhuǎn)向以塑料為材料的電子產(chǎn)品研發(fā)，但還需要一個(gè)過程，“至少在微控制器實(shí)現(xiàn)方面可能需要10年或15年，”Yeric說，“但是，有充分的理由去研究它，因?yàn)檫@樣做是值得的。主要要面對(duì)的是成本問題，構(gòu)建晶圓廠的最低成本和切入點(diǎn)很高，這使得每個(gè)芯片的成本相對(duì)較高?！?/p>

　　還有一個(gè)問題是缺乏相應(yīng)的晶體管特性和良好的互補(bǔ)晶體管，特別是缺乏良好的p型晶體管，以允許在塑料材料中進(jìn)行CMOS設(shè)計(jì)。這些問題不解決，會(huì)限制潛在的應(yīng)用。

　　“但是，卷對(duì)卷（roll-to-roll）生產(chǎn)可以使芯片從低于1美分的水平開始，并且可以從光刻范例中脫穎而出。這反過來將允許在市場(chǎng)上制造和試用相同芯片的許多不同版本”，Yeric說，“這就是軟件和軟件服務(wù)的引入方式，允許客戶反饋來決定持久的功能。這將會(huì)在制造業(yè)中產(chǎn)生一種類似于遺傳進(jìn)化的效應(yīng)。”

　　在7nm CMOS工藝節(jié)點(diǎn)處，制造成本很高，你只能買得起一種電路，而且最好是正確的，否則一切從來的話，成本將非?？植馈６芰想娐穭t不會(huì)有這樣的窘境出現(xiàn)，其生產(chǎn)將允許不同的范例，可制造多個(gè)電路并看看哪個(gè)電路表現(xiàn)最佳。

　　另外，塑料工藝還有可能使電路可溶解并因此可回收，從而提高電子產(chǎn)品的可持續(xù)性，但同時(shí)也限制了可實(shí)現(xiàn)的性能指標(biāo)。從ARM的角度來看，塑料工藝可能會(huì)很遠(yuǎn)，但在某些領(lǐng)域它已經(jīng)很接近應(yīng)用，例如已經(jīng)用于資產(chǎn)跟蹤的RFID，柔性顯示器是另一個(gè)很大的領(lǐng)域，第三就是神經(jīng)網(wǎng)絡(luò)。

　　CFET

　　Yeric還談到了硅制造路線圖，以及ARM對(duì)3nm及更高級(jí)工藝的可能路徑的看法，其中存在相當(dāng)大的不確定性。

　　Yeric說“我們需要新的方法來達(dá)到2nm和1nm。雖然有物理IP業(yè)務(wù)，但我們需要注意，因?yàn)樗鼈兛赡苄枰谀承r(shí)候做出改變，我們必須能對(duì)這些改變有所預(yù)判，并做出調(diào)整以應(yīng)對(duì)。”

　　Yeric表示，目前新興的熱門工藝是采用所謂的“納米片”方法進(jìn)入FinFET中的多個(gè)通道，然后在所謂的互補(bǔ)FET或CFET配置中將p型和n型FinFET一個(gè)堆疊在另一個(gè)之上。之后可以考慮將3D堆疊技術(shù)從3D-NAND應(yīng)用到邏輯?！霸诔杀舅缴?，這是另一種選擇，但我們不了解功率和性能。但我們已經(jīng)習(xí)慣于不會(huì)看到這些功率性能優(yōu)勢(shì)”，Yeric說。

　　由于小型化導(dǎo)致的性能提升和節(jié)能不足，這意味著必須在設(shè)計(jì)中創(chuàng)造價(jià)值，這對(duì)設(shè)計(jì)和IP提出了更高的要求?！半S著存儲(chǔ)與計(jì)算的融合，將計(jì)算功能塊集成入內(nèi)存等想法陸續(xù)發(fā)布，這些將給系統(tǒng)級(jí)設(shè)計(jì)提供很多機(jī)會(huì)”，Yeric說。