0 引言

    隨著全球?qū)Ш较到y(tǒng)的快速發(fā)展和廣泛應(yīng)用，對(duì)于衛(wèi)星導(dǎo)航信號(hào)模擬器的研究也不斷升溫。作為衛(wèi)星導(dǎo)航信號(hào)體制的研究以及多模衛(wèi)星導(dǎo)航接收機(jī)開(kāi)發(fā)和驗(yàn)證的重要工具，多模衛(wèi)星信號(hào)模擬器一直以來(lái)都是導(dǎo)航領(lǐng)域的研究重點(diǎn)和熱點(diǎn)。但由于導(dǎo)航系統(tǒng)中國(guó)起步較晚，國(guó)內(nèi)多模導(dǎo)航信號(hào)模擬器與國(guó)外仍有較大差距^[1]。

    目前，世界上存在的全球衛(wèi)星導(dǎo)航系統(tǒng)(Global Navigation Satellite System，GNSS)有：GPS系統(tǒng)、GLONASS系統(tǒng)、北斗衛(wèi)星導(dǎo)航系統(tǒng)和Galileo系統(tǒng)。BD2/GPS/Galileo/GLONASS組合導(dǎo)航系統(tǒng)在很大程度上能夠克服單一系統(tǒng)的局限性，使用戶能夠獲得更精確、更可靠的標(biāo)準(zhǔn)定位服務(wù)，能承擔(dān)許多單一系統(tǒng)所不能完成的任務(wù)。但GNSS多系統(tǒng)模擬器的研制占用大量的硬件資源，因而提出一種多板卡信號(hào)同步方式實(shí)現(xiàn)多模衛(wèi)星信號(hào)模擬器的設(shè)計(jì)，設(shè)計(jì)靈活并有效降低硬件平臺(tái)及芯片引起的個(gè)體性差異，對(duì)于GNSS多模衛(wèi)星信號(hào)模擬器的設(shè)計(jì)和實(shí)現(xiàn)具有重要意義。

1 系統(tǒng)總體架構(gòu)

    本文所設(shè)計(jì)的多板卡多模衛(wèi)星導(dǎo)航信號(hào)同步系統(tǒng)主要由FPGA、DSP、高速A/D轉(zhuǎn)換模塊、射頻上變頻模塊構(gòu)成。系統(tǒng)總體架構(gòu)如圖1所示。

    如圖1所示，系統(tǒng)總體架構(gòu)主要由主板卡和副板塊兩部分構(gòu)成，主板卡負(fù)責(zé)生成GPS L1和BD2 B1B2B3頻點(diǎn)信號(hào)，副板卡負(fù)責(zé)生成GLONASS G1頻點(diǎn)信號(hào)。整個(gè)系統(tǒng)啟動(dòng)前，上位機(jī)先給兩塊板卡下發(fā)原始數(shù)據(jù)，兩塊DSP分別根據(jù)上位機(jī)的數(shù)據(jù)進(jìn)行初始化并初始化FPGA。初始化工作完成后，副板卡FPGA將生成的GLONASS G1中頻信號(hào)、時(shí)鐘以及相應(yīng)控制信號(hào)通過(guò)源同步方式傳給主板卡FPGA。主板卡FPGA完成對(duì)GLONASS G1中頻數(shù)據(jù)的異步接收和同步處理，并與本地生成的GPS/BD2中頻信號(hào)同步輸出至四路高速D/A轉(zhuǎn)換電路，最后通過(guò)4個(gè)上變頻模塊分別將中頻信號(hào)上變頻至標(biāo)稱頻率的射頻信號(hào)，并通過(guò)接收機(jī)進(jìn)行驗(yàn)證。

2 系統(tǒng)主要硬件電路設(shè)計(jì)

2.1 基帶板電源電路設(shè)計(jì)

    電源部分是系統(tǒng)的重要組成部分，是后級(jí)電路穩(wěn)定工作的保障。本文選用TI公司的LMZ10504TZADJ作為直流電源轉(zhuǎn)換芯片。LMZ10504TZADJ是一款高度集成化芯片，轉(zhuǎn)化效率高達(dá)96%，應(yīng)用在苛刻環(huán)境的同時(shí)，能有效抑制系統(tǒng)發(fā)熱。電源電路原理圖如圖2所示，此芯片可以將前級(jí)提供的直流5 V電源轉(zhuǎn)換為穩(wěn)定的3.3 V、1.2 V電壓值，分別為后級(jí)FPGA和DSP等ASIC芯片提供穩(wěn)定的IO口電壓、內(nèi)核電壓。

2.2 D/A轉(zhuǎn)換模塊電路設(shè)計(jì)

    數(shù)模轉(zhuǎn)換器是將數(shù)字中頻信號(hào)轉(zhuǎn)化為中頻模擬信號(hào)的關(guān)鍵器件，對(duì)生成的中頻模擬信號(hào)質(zhì)量和精度具有重大影響。本文選用AD9742來(lái)實(shí)現(xiàn)數(shù)字中頻信號(hào)的數(shù)模轉(zhuǎn)換功能。AD9742是一款單芯片、轉(zhuǎn)換精度為12 bit、轉(zhuǎn)換速率高達(dá)165 MS/s的數(shù)模轉(zhuǎn)換器，片內(nèi)集成了基準(zhǔn)電壓源和采樣保持放大器，具有出色的轉(zhuǎn)換性能。此模塊的主要功能是對(duì)前端FPGA輸出的中頻信號(hào)進(jìn)行采樣與數(shù)模轉(zhuǎn)換，并將輸出模擬中頻經(jīng)放大器送給射頻模塊。前端FPGA輸出數(shù)字中頻信號(hào)最大頻率為24.42 MHz，因此本系統(tǒng)將D/A采樣時(shí)鐘設(shè)置為112 MHz，足夠滿足性能要求與系統(tǒng)功能。圖3為D/A轉(zhuǎn)換模塊電路原理圖。

2.3 上變頻模塊設(shè)計(jì)

    本系統(tǒng)的上變頻芯片采用Analog Devices 公司生產(chǎn)的ADRF6755，它是一款可編程衰減、高集成度的正交混頻器，輸出頻率范圍為100 MHz~2 400 MHz，分辨率為1 Hz。用戶通過(guò)SPI總線或者I²C接口總線來(lái)控制芯片內(nèi)寄存器，本設(shè)計(jì)通過(guò)51系列單片機(jī)SPI總線方式對(duì)芯片進(jìn)行配置，產(chǎn)生要求的本振頻率，與中頻信號(hào)進(jìn)行混頻。該模塊控制電路原理圖如圖4所示。

3 系統(tǒng)關(guān)鍵程序設(shè)計(jì)

3.1 源同步接口設(shè)計(jì)

    在高速I/O接口設(shè)計(jì)中，為了便于數(shù)據(jù)同步，提高數(shù)據(jù)的傳輸頻率，接口電路都是在發(fā)送端將數(shù)據(jù)和時(shí)鐘同步傳輸，在接收端使用時(shí)鐘恢復(fù)電路，重新使數(shù)據(jù)與時(shí)鐘同步，該電路就是源同步接口電路^[2]。其示意圖如圖5所示。

    在高速接口的傳輸數(shù)據(jù)的過(guò)程中，必然會(huì)出現(xiàn)數(shù)據(jù)傳輸延時(shí)(T_pcb)與源時(shí)鐘偏斜(T_skew)的問(wèn)題，如圖6所示，須對(duì)發(fā)射、接收端寄存器進(jìn)行必要的時(shí)序約束，使其滿足建立(setup)和保持(hold)時(shí)間余量，這是保證數(shù)據(jù)的穩(wěn)定傳輸關(guān)鍵^[3]。

    在Quartus II軟件用自帶的靜態(tài)時(shí)序分析工具TimeQuest Timing Analyzer（STA）對(duì)本設(shè)計(jì)進(jìn)行時(shí)序分析和約束，經(jīng)過(guò)約束后最后分別得出發(fā)送、接收端最差路徑的建立和保持余量，余量均為正值，符合時(shí)序要求。

3.2 中頻信號(hào)同步程序設(shè)計(jì)

    本系統(tǒng)中FPGA是中頻數(shù)據(jù)傳輸與同步控制的核心器件。數(shù)據(jù)由從板卡傳輸?shù)街靼蹇ǎ龅搅丝鐣r(shí)鐘的問(wèn)題，主板卡與從板卡時(shí)鐘為同頻不同相的兩個(gè)異步時(shí)鐘。不可避免地要完成數(shù)據(jù)在不同時(shí)鐘域的傳遞，在兩個(gè)時(shí)鐘域的交界處，會(huì)采用異步FIFO對(duì)異步時(shí)鐘域進(jìn)行隔離，解決跨時(shí)鐘域的問(wèn)題^[4-5]。

    本設(shè)計(jì)異步FIFO的IP核是通過(guò)Quartus II軟件的宏功能模塊完成對(duì)異步FIFO核進(jìn)行參數(shù)化配置。在Quartus II 13.0版本軟件中的tools菜單中打開(kāi)Megawizard調(diào)出異步FIFO核配置界面進(jìn)行配置^[6]。FIFO核的數(shù)據(jù)寬度選擇8 bit，并且配置成異步模式，使用副板卡的時(shí)鐘對(duì)FIFO進(jìn)行寫(xiě)操作，用主板卡的時(shí)鐘對(duì)FIFO進(jìn)行讀操作，同時(shí)寫(xiě)使能也是由副板卡得到，使得寫(xiě)使能、寫(xiě)時(shí)鐘以及中頻數(shù)據(jù)是在副板卡的時(shí)鐘沿下跳變，而讀使能、讀時(shí)鐘是由主板卡進(jìn)行控制，由此完成對(duì)FIFO的異步寫(xiě)同步的操作。在FPGA程序設(shè)計(jì)中的同步做了兩層，第一層是復(fù)位同步，第二層是啟動(dòng)同步，以此克服跨時(shí)鐘域數(shù)據(jù)不同步的問(wèn)題，保證數(shù)據(jù)的穩(wěn)定可靠傳輸。

    復(fù)位同步是兩塊DSP的RES1和RES2信號(hào)分別要傳給兩塊FPGA，在兩塊FPGA內(nèi)部相與(RES1 && RES2)之后產(chǎn)生的RES作為兩塊FPGA的總復(fù)位信號(hào)。啟動(dòng)同步是指兩塊FPGA都收到相應(yīng)DSP下發(fā)的啟動(dòng)脈沖，然后副板卡將這個(gè)啟動(dòng)脈沖傳給主板卡，主板卡把本地啟動(dòng)脈沖和副板卡的啟動(dòng)脈沖作相與，并與主機(jī)的主時(shí)鐘同步處理后，再把這個(gè)同步后的啟動(dòng)脈沖傳給副板卡FPGA，在副板卡FPGA作同步處理后作為副板卡的啟動(dòng)信號(hào)，并將這個(gè)啟動(dòng)信號(hào)、副板卡時(shí)鐘以及中頻信號(hào)一起傳給主板卡，分別作為主板卡FPGA內(nèi)緩存副板卡中頻信號(hào)FIFO的寫(xiě)使能、寫(xiě)時(shí)鐘和數(shù)據(jù)，這3個(gè)信號(hào)都同時(shí)在從機(jī)主時(shí)鐘沿下跳變，均為同步信號(hào)。

    FPGA程序設(shè)計(jì)時(shí)序圖如圖7（a）所示；由FPGA產(chǎn)生送給DSP以實(shí)時(shí)更新數(shù)據(jù)的8ms中斷脈沖如圖7（b）所示（沿1為主板卡，沿2為副板卡）；主板卡FPGA通過(guò)在線邏輯分析儀觀察的兩板卡中頻數(shù)據(jù)的對(duì)齊、同步情況如圖7（c）所示，其中IF_DATA_I_test_IN[7:0]是從從板傳到主板的中頻信號(hào)，IF_DATA_I_test是主板本地的中頻信號(hào)，二者是進(jìn)FIFO之前的數(shù)據(jù)，相應(yīng)的IF_DATA_I_test_IN_fifo_out和IF_DATA_I_test_fifo_out分別是經(jīng)過(guò)異步FIFO同步后的副板卡中頻信號(hào)和主板卡中頻信號(hào)。為了方便比較，兩基帶板卡均生成GPS L1頻點(diǎn)信號(hào)，傳輸并對(duì)比GPS L1頻點(diǎn)的中頻信號(hào)，通過(guò)主板卡和副板卡的進(jìn)FIFO前和出FIFO后的中頻數(shù)據(jù)對(duì)比可以看出，從FIFO出來(lái)后，數(shù)據(jù)已經(jīng)完全對(duì)齊，最終實(shí)現(xiàn)了兩板卡中頻數(shù)據(jù)的對(duì)齊并在主板卡的時(shí)鐘沿下同步輸出，實(shí)現(xiàn)了中頻信號(hào)同步設(shè)計(jì)的預(yù)期。

4 測(cè)試結(jié)果分析

    本系統(tǒng)主板卡生成GPS L1、BD2 B1B2B3四頻點(diǎn)信號(hào)，副板卡生成GLONASS G1頻點(diǎn)信號(hào)，通過(guò)NovAtel接收機(jī)進(jìn)行組合定位測(cè)試，測(cè)試模擬北京坐標(biāo)（40°00′00″ N，116°00′00″ E，高度50 m），NovAtel定位結(jié)果的經(jīng)、緯、高誤差均在2 m以內(nèi)，達(dá)到了本系統(tǒng)設(shè)計(jì)的目標(biāo)。圖8為測(cè)試結(jié)果分析圖。

5 結(jié)束語(yǔ)

    為了滿足當(dāng)前多模多頻點(diǎn)衛(wèi)星導(dǎo)航接收機(jī)實(shí)現(xiàn)組合定位研制的需求與在同一板卡上實(shí)現(xiàn)多模多頻點(diǎn)模擬器系統(tǒng)難度大的問(wèn)題，本文提出了一種多板卡間中頻信號(hào)傳輸與信號(hào)同步的方法，實(shí)現(xiàn)多模多頻點(diǎn)衛(wèi)星信號(hào)模擬器系統(tǒng)的融合，并對(duì)系統(tǒng)實(shí)際應(yīng)用功能及穩(wěn)定性進(jìn)行了測(cè)試。結(jié)果表明，該系統(tǒng)設(shè)計(jì)靈活，能穩(wěn)定產(chǎn)生多系統(tǒng)多頻點(diǎn)的衛(wèi)星信號(hào)，并通過(guò)NovAtel接收機(jī)測(cè)試，實(shí)現(xiàn)定位，可用于多系統(tǒng)多頻點(diǎn)GNSS接收機(jī)的研制與驗(yàn)證，有效降低研制成本與研制周期。此外，該儀器設(shè)備也可應(yīng)用于GNSS信號(hào)體制的研究，具有廣闊的應(yīng)用前景。

參考文獻(xiàn)

[1] 張金龍，張波，李署堅(jiān).多模導(dǎo)航模擬器時(shí)間同步控制系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)[J].計(jì)算機(jī)測(cè)量與控制，2015，23(12)：4019-4022.

[2] 張華高，陳嵐.DDR源同步接口的設(shè)計(jì)與時(shí)序約束方法[J].計(jì)算機(jī)工程與設(shè)計(jì)，2008，29(7)：1600-1602,1605.

[3] Quartus II TimeQuest timing analyzer cookbook.Document Version 1.3[Z].2011.

[4] 謝郁潔.基于FPGA的核間高速接口的設(shè)計(jì)與驗(yàn)證[D].成都：電子科技大學(xué)，2014.

[5] 常勝，黃啟?。诋惒紽IFO實(shí)現(xiàn)不同時(shí)鐘域的間的數(shù)據(jù)傳遞的設(shè)計(jì)[J].電子設(shè)計(jì)應(yīng)用，2004（8）：57-59.

[6] Altera SCFIFO and DCFIFO IP cores user guide.Document Version 1.0[Z].2014.

作者信息：

姜東方1，2，紀(jì)元法1，2，孫希延1，2

（1.桂林電子科技大學(xué) 信息與通信學(xué)院，廣西 桂林541004；2.廣西精密導(dǎo)航技術(shù)與應(yīng)用重點(diǎn)實(shí)驗(yàn)室，廣西 桂林541004）