根據(jù)比利時(shí)研究機(jī)構(gòu)Imec指出，設(shè)計(jì)人員可以選擇采用2D非等向性(顆粒狀速度更快)材料(如黑磷單層)，讓摩爾定律(Moore's Law)擴(kuò)展到超越5奈米(nm)節(jié)點(diǎn)。Imec研究人員在Semicon West期間舉辦的年度Imec技術(shù)論壇(Imec Technology Forum)發(fā)表其最新研究成果。

　　Imec開發(fā)的次5nm 2D通道場(chǎng)效電晶體(FET)架構(gòu)，顯示堆疊閘極和原子薄層結(jié)構(gòu)（來源：Imec）

　　Imec展示的研究計(jì)劃專注于實(shí)現(xiàn)高性能邏輯應(yīng)用的場(chǎng)效電晶體(FET)，作為其Core CMOS計(jì)劃的一部份。Imec及其合作伙伴分別在材料、元件與電路層級(jí)實(shí)現(xiàn)協(xié)同最佳化，證實(shí)了在傳輸方向上可使用具有較小有效質(zhì)量之2D非等向性黑磷單層的概念。這種黑磷夾層于低k電介質(zhì)的介面層之間，并在高k電介質(zhì)之上部署堆疊的雙閘極，以控制原子級(jí)的薄層通道。

　　Imec展示了10nm節(jié)點(diǎn)的協(xié)同最佳化方案，并表示該架構(gòu)可以使用半伏特(< 0.5V)的電源和小于50埃(0.5nm)的有效氧化物厚度，使其FET在5nm節(jié)點(diǎn)以后持續(xù)擴(kuò)展摩爾定律，以實(shí)現(xiàn)高性能邏輯應(yīng)用。

　　研究人員預(yù)測(cè)，所展示的架構(gòu)、材料和協(xié)同最佳化技術(shù)將有助于產(chǎn)生可靠的FET，且其厚度可一直降低至單原子級(jí)，閘極長度短于20埃，推動(dòng)奈米線FET持續(xù)進(jìn)展成為FinFET的接班技術(shù)。Imec目前正評(píng)估除了黑色熒光粉以外的其他材料作為主要的備選技術(shù)，將奈米線FET延伸到原子級(jí)2D通道。

　　根據(jù)Imec，除了為FET延續(xù)摩爾定律的微縮規(guī)律以外，2D材料還有助于加強(qiáng)光子學(xué)、光電子學(xué)、生物感測(cè)、能量?jī)?chǔ)存和太陽光電的發(fā)展。

　　Imec的研究伙伴包括來自比利時(shí)魯汶天主教大學(xué)(Catholic University of Leuven)和義大利比薩大學(xué)(Pisa University)的科學(xué)家。這項(xiàng)研究的贊助資金來自歐盟(EU)的石墨烯旗艦(Graphene Flagship)研究計(jì)劃以及Imec Core CMOS計(jì)劃的合作伙伴，包括GlobalFoundries、華為(Huawei)、英特爾(Intel)、美光(Micron)、高通( Qualcomm)、三星(Samsung)、SK海力士(SK Hynix)、Sony Semiconductor Solutions和臺(tái)積電(TSMC)共同贊助了這項(xiàng)計(jì)劃。

　　有關(guān)這項(xiàng)研究的更多資訊刊載在《自然》(Nature)科學(xué)報(bào)導(dǎo)的「基于FinFET的2D材料-設(shè)備-電路協(xié)同最佳化可實(shí)現(xiàn)超大型技術(shù)制程」(Material-Device-Circuit Co-optimization of 2D Material based FETs for Ultra-Scaled Technology Nodes)，Imec并在文中提供了為次10nm晶片高性能邏輯晶片選擇材料、設(shè)計(jì)元件和最佳化性能的指導(dǎo)原則。Imec解釋，在閘極長度低于5nm的情況下，與閘極堆疊有關(guān)的2D靜電特性所帶來的挑戰(zhàn)，更甚于2D FET材料直接源極到漏極的穿隧作用。