據(jù)HotHardware網(wǎng)站報道，英特爾正在為今年晚些時候發(fā)布10納米工藝的Cannonlake處理器進行準備工作，并已經(jīng)開始宣傳其先進制造工藝的優(yōu)勢。英特爾將在10納米工藝方面與三星等競爭對手決一勝負。例如，高通已經(jīng)開始向客戶交付采用三星10納米FinFET工藝的驍龍835處理器，并推出集成有48個內(nèi)核的Centriq 2400 ARM服務(wù)器芯片嘗試向英特爾傳統(tǒng)領(lǐng)地發(fā)起進攻。但英特爾認為，它擁有出色的生產(chǎn)工藝，希望外界了解這一點。

       但是，如果問起英特爾是如何看待10納米工藝的，英特爾會稱其10納米工藝遠遠領(lǐng)先于競爭對手。

       事實上，英特爾在“Technology and Manufacturing Day”中表示，其10納米制造工藝比“其他公司”領(lǐng)先整整一代。英特爾還表示，在10納米工藝方面，它有最高的功能密度，并采取措施確保在性能和成本方面遠遠領(lǐng)先于三星等競爭對手。

       據(jù)英特爾稱，其10納米芯片制造成本比對手低30%。

       HotHardware表示，在談到業(yè)界對摩爾定律是否已經(jīng)失效的擔憂時，英特爾執(zhí)行副總裁斯塔西·史密斯(Stacy Smith)進行了反駁，“按單個晶體管成本計算，我們的下跌速度略快于歷史水平。摩爾定律還有生命力。我們邁出的步伐更大，領(lǐng)先業(yè)界對手3年時間。”

       那么問題來了，英特爾如何證明其領(lǐng)先優(yōu)勢呢？除已經(jīng)在采用第三代3D FinFET工藝外，英特爾還把晶體管柵極間距由14納米工藝的70納米減少至10納米工藝的54納米，最小金屬間距(minimum metal pitch)由52納米縮小到36納米。因此，英特爾10納米工藝芯片邏輯晶體管密度是上一代14納米工藝的2.7倍，是與其最接近競爭對手的2倍。

       HotHardware稱，如上圖所示，芯片制造工藝由45納米發(fā)展到32納米和22納米時，芯片模區(qū)減小的比例都是0.62倍，但芯片制造工藝由22納米發(fā)展到14納米時，減小比例大幅提升，制造工藝由14納米發(fā)展到10納米時，減小比例再次提升。這一超高的減小比例使得英特爾能比競爭對手生產(chǎn)更小和密度更高的10納米工藝芯片。

       英特爾稱，10納米工藝的進一步優(yōu)化，意味著與14納米產(chǎn)品(例如Skylake和Kaby Lake)相比，即將發(fā)布的Cannonlake處理器性能會提升至多25%，能耗會降低45%。未來，英特爾將開發(fā)被稱作“10++”的“增強版”10納米工藝，性能會再提升15%，能耗則會再降低至多30%。
       史密斯稱，“我們總是會考慮以后3代工藝——7-9年。目前我們在考慮7和5納米工藝。我們可能還不十分清楚哪種方法最適合5納米工藝，但我們的文化因這些挑戰(zhàn)而發(fā)展。”