Intel聯(lián)合創(chuàng)始人之一的戈登·摩爾提出了著名的摩爾定律，50多年來這個黃金法則主導了硅基半導體的發(fā)展規(guī)律，Intel也是摩爾定律最堅定的捍衛(wèi)者。不過從14nm節(jié)點開始，依托于摩爾定律的Intel Tick-Tock戰(zhàn)略就已經(jīng)變了，升級周期從2年變成3年，14nm工藝實際上要戰(zhàn)四代處理器了。盡管Intel一直嘴硬說摩爾定律未滅，但傳統(tǒng)半導體這幾年內(nèi)確實面臨著很大挑戰(zhàn)，IRDS（設備與系統(tǒng)國際路線圖）日前發(fā)布的一份報告則給CMOS電路判了死刑——2024年它就會終結了。

傳統(tǒng)CMOS集成電路將在2024年走到盡頭

IRDS（International Roadmap for Devices and Systems）是IEEE電子和電子工程師協(xié)會設立的一個組織，從1965年開始每年都會發(fā)布一份半導體領域中技術路線圖，之前叫做ITRS（International Technology Roadmap for Semiconductors）路線圖，去年被IEEE重命名為IRDS，這樣可以更全面地反應各種系統(tǒng)級新技術。

本年度的IRDS路線圖完整版要到11月份才會發(fā)布，現(xiàn)在發(fā)布是白皮書，但是這次的報告已經(jīng)足夠引起軒然大波了，因為它預測傳統(tǒng)CMOS電路在2024年就要終結了，這又是怎么回事呢？來看下EETimes的報道。

首先對半導體工藝發(fā)展不太了解的讀者建議先看看我們之前做過的一個科普文章：沙子做的CPU，憑什么賣那么貴？里面解釋了了半導體技術的一些術語，比如常見的xxnm工藝指的就是線寬，F(xiàn)inFET、FD-SOI則是指晶體管結構，Intel從22nm工藝、TSMC/三星/GF則是從16/14nm節(jié)點開始使用FinFET工藝，今年的工藝會發(fā)展到10nm，下一代則是7nm，TSMC、三星還提出了5nm工藝路線圖，Intel這邊就比較謹慎，5nm進展尚未公布。

IRDS中介紹的CMOS工藝路線圖

從IRDS路線圖中可以看到，2015年16/14nm節(jié)點開始進入FinFET工藝，一直到2021年下下代的5nm節(jié)點FinFET工藝都會存在，但是2019年就會開始應用新的GAA（gate-all-around，環(huán)繞柵極）晶體管結果，2024年的4/3nm節(jié)點則會完全取代FinFET結構，這也是為什么這份報告出來之后引起熱議的原因，它代表著傳統(tǒng)CMOS電路在2024年走到盡頭了。

從2024年開始，未來的半導體工藝雖然還會有2.5nm、1.5nm線寬之分，但是再看下后面的紅字部分，這幾種新工藝的柵極距等指標是沒有變化的，也就是說晶體管并不會一直縮小，在5nm節(jié)點就已經(jīng)沒啥變化了。

未來會使用新的材料、新的3D工藝繼續(xù)提升半導體技術

CMOS電路在2024年終結不代表半導體技術就沒有發(fā)展了，IRDS白皮書中也提到了新的發(fā)展方向，包括使用新的半導體材料和工藝，比如使用Ge（鍺）取代硅基半導體，它的電子遷移率比硅更高，電氣性能更好。還有就是3D工藝，這跟目前的NAND閃存發(fā)展過程有些相似，平面NAND閃存在16/15nm節(jié)點之后就步入瓶頸期，但是廠商開發(fā)了3D NAND閃存，未來的邏輯半導體芯片也會走上3D堆棧工藝。