0 引言

    雷達測速的工作原理是以多普勒效應(yīng)為基礎(chǔ)的，在科學(xué)和工程中有廣泛的應(yīng)用^[1]。運動目標(biāo)的雷達回波會產(chǎn)生多普勒頻移，而多普勒頻移與目標(biāo)運動速度成正比，通過對多普勒頻移的精確測量，可實現(xiàn)對目標(biāo)運動速度的精確測量。

    IVS-179是Innosent公司推出的一款K-波段帶VCO的雷達前端模塊，其發(fā)射頻率為24 GHz～24.25 GHz；發(fā)射功率20 dBm；采用平面微帶天線陣列結(jié)構(gòu)，波束寬度水平方向為7°，垂直方向為28°；旁瓣抑制比大于15 dB。該雷達模塊性能優(yōu)良，操控簡單，非常易于系統(tǒng)集成，應(yīng)用十分廣泛。

    基于時移相位差的測頻算法是一種常用的頻率測量算法，但是由于常規(guī)的FFT不能有效地克服頻譜泄漏，且對信號頻率、相位的測量都依賴于一些近似的估計，因而測量精度不能達到令人滿意的程度^[2]。

    全相位FFT(apFFT)具有優(yōu)良的抑制頻譜泄漏性能^[3]。尤其突出的是，apFFT具有“初始相位不變”的重要特性，即對單頻正弦信號作apFFT變換，最高譜線的初始相位嚴(yán)格等于該正弦信號的初始相位，而不受頻譜擴散的影響。因此，利用apFFT的“初相不變性”可以大大提高時移相位差法的頻率測量精度，從而大大提高多普勒雷達的測速精度。

1 apFFT時移相位差法的算法原理

1.1 apFFT算法原理

    apFFT算法可以分解為數(shù)據(jù)預(yù)處理和FFT兩部分，其算法原理如圖1所示，其中N是FFT點數(shù)。

    設(shè)一個長度為(2N-1)的輸入序列：

    數(shù)據(jù)預(yù)處理是指利用卷積窗W，將該輸入序列按圖1所示的運算映射為長度為N的數(shù)據(jù)向量：

    然后，對y序列做N點的FFT，從而實現(xiàn)apFFT變換。其中，根據(jù)數(shù)據(jù)處理的要求選擇不同的卷積窗W，卷積窗類型可分為無窗、單窗和雙窗。

1.2 基于apFFT的時移相位差法

    設(shè)單頻信號序列為：

2 雷達測速系統(tǒng)的組成與工作原理

    雷達測速系統(tǒng)組成如圖2所示。系統(tǒng)主要包括：多普勒雷達前端模塊、中頻信號調(diào)理電路、模數(shù)轉(zhuǎn)換電路和數(shù)模轉(zhuǎn)換電路、FPGA數(shù)字信號處理平臺、以太網(wǎng)接口電路、外部大容量存儲器等。

    在系統(tǒng)上電或復(fù)位之后，F(xiàn)PGA首先通過參數(shù)配置接口初始化雷達工作參數(shù)，再通過DAC電路產(chǎn)生雷達工作所需控制信號。

    在啟動測速后，雷達模塊輸出的多普勒中頻信號首先經(jīng)過中頻信號調(diào)理電路的處理，再由16 bit的ADC完成模數(shù)轉(zhuǎn)換。其中，中頻信號調(diào)理電路由有源高通濾波器、程控衰減器和有源低通濾波器組成，F(xiàn)PGA可以通過程控衰減器控制輸入信號的幅度。

    采樣后的數(shù)據(jù)經(jīng)FPGA緩存、加窗處理、頻譜變換、主譜識別和cordic求解相位^[4]等處理，最終得到主譜相位，并計算出多普勒頻率及相應(yīng)的速度值。

    大容量存儲器由2片NAND Flash構(gòu)成，每片容量8 Gb。在現(xiàn)場實測時，可將ADC采樣的數(shù)據(jù)存儲到NAND Flash中，之后，再帶回實驗室做詳細(xì)的數(shù)據(jù)分析。由于存儲器容量大，可存儲幾個小時的原始數(shù)據(jù)。

    以太網(wǎng)電路采用以太網(wǎng)接口控制芯片W5300。通過以太網(wǎng)完成控制命令的下發(fā)和測量結(jié)果的上傳工作。控制命令包括雷達工作模式、雷達啟閉、程控衰減量等，上傳的數(shù)據(jù)包括ADC采樣數(shù)據(jù)和測頻結(jié)果。

3 雷達測速系統(tǒng)的數(shù)據(jù)采集與處理

    ADC采樣后的數(shù)據(jù)分為兩路，一路數(shù)據(jù)通過以太網(wǎng)接口上傳至PC，在PC中存為TXT文本文件，并在MATLAB環(huán)境下作數(shù)字信號處理^[5]；另一路數(shù)據(jù)直接在FPGA平臺上進行計算，計算后的結(jié)果再通過以太網(wǎng)上傳到PC。二者處理的結(jié)果可作對比實驗。

3.1 數(shù)據(jù)的采樣與存取

    數(shù)據(jù)采樣與處理參數(shù)：

    采樣點數(shù)3N：6 144；采樣率：200 kS/s；ADC數(shù)據(jù)量化位數(shù)：16 bit；FFT點數(shù)N：2 048；FFT的頻率分辨率：97.66 Hz；窗類型：Blackman雙窗。

    經(jīng)ADC采樣后的數(shù)據(jù)存儲到FPGA內(nèi)部的RAM中，RAM的大小為3N字。緩存區(qū)操作流程：若寫地址大于2N-1，表明前2N-1個點寫滿，開始讀取地址為0～2N-2的數(shù)據(jù)；若寫地址大于0小于N，則讀取地址為N～3N-2的數(shù)據(jù)，不滿足讀數(shù)據(jù)的條件，則等待。在讀寫RAM操作過程中，讀數(shù)據(jù)時鐘遠(yuǎn)遠(yuǎn)高于寫數(shù)據(jù)時鐘，以保證讀取新數(shù)據(jù)之前，上一次數(shù)據(jù)已處理完成。

3.2 FPGA數(shù)據(jù)的處理流程

    FPGA數(shù)據(jù)處理流程主要包括：讀寫RAM、加窗處理、apFFT運算、查找主譜、計算主譜相位和計算結(jié)果的緩存等。

    為了抑制頻譜泄漏，突出頻譜主瓣，對數(shù)據(jù)采取加窗處理。

    經(jīng)過乘法器的輸出數(shù)據(jù)過寬，需要截位。在模塊控制器的控制下，前N-1點截位后，壓入FIFO中緩存；后N點到來后，F(xiàn)IFO中數(shù)據(jù)出棧，并和截位后的數(shù)據(jù)相加，完成apFFT算法的預(yù)處理過程。

    查找主譜，即尋找頻譜中最高譜線。確定最高譜線后，需要計算其相位，計算主譜相位通過cordic算法實現(xiàn)。當(dāng)主譜相位計算完成以后，緩存一次，緩存的結(jié)果就是每3N點的前后2N-1點的兩組apFFT主譜序號及其相位值。

    每完成一次3N點計算后，結(jié)果被存儲到RAM中，每完成一次速度測量，再將RAM中數(shù)據(jù)讀出并通過以太網(wǎng)傳到上位機。

    圖3為FPGA的apFFT時移相位差法測頻結(jié)構(gòu)圖。

4 測速實驗與數(shù)據(jù)分析

4.1 實驗室環(huán)境下的模擬測速實驗與數(shù)據(jù)分析

    利用信號源產(chǎn)生一個頻率為1.2 kHz的單頻正弦波，用該信號模擬多普勒雷達測速中頻信號，則對應(yīng)的速度值為27 km/h。

    對FPGA平臺計算后所得的上傳結(jié)果，利用MATLAB繪制成速度曲線如圖4所示。

    由圖4可以看到，速度曲線在27 km/h附近上下波動。其中，最大偏差速度值為27.008 km/h，相對于真實值的誤差為0.3‰。

    由此可見，基于apFFT的時移相位差法能實現(xiàn)高精度的速度測量。

4.2 外場實際測速實驗與數(shù)據(jù)分析

    測速器安裝在公路的人行過街天橋上，選取單一車輛高速行駛時進行測量。

    圖5為雷達多普勒回波中頻信號，圖6為雷達回波中頻前2N-1點apFFT頻譜，圖7為雷達回波中頻后2N-1點apFFT頻譜，圖8為速度測量曲線。

    從雷達回波角度看，當(dāng)被測目標(biāo)速度穩(wěn)定且不存在其他目標(biāo)干擾時，雷達回波穩(wěn)定，輸出的多普勒中頻信號質(zhì)量好。從頻譜角度分析，頻譜主瓣突出。

    從速度曲線來看，曲線平穩(wěn)，末端有下降趨勢，這是由于被測目標(biāo)靠近雷達時，被測物體運動方向和目標(biāo)與雷達連線的夾角逐漸增大導(dǎo)致多普勒頻率減小所引起的。

    在描繪速度曲線的數(shù)據(jù)中，選擇一段連續(xù)數(shù)據(jù)制成表1，根據(jù)表1中的結(jié)果發(fā)現(xiàn)，最大與最小頻率差Δf=3.95 Hz，其變化率僅為1.4‰。

    同樣的，由頻率對應(yīng)計算的速度值相對變化量也比較小，最大速度與最小速度之差僅為0.09 km/h，變化率仍為1.4‰。

    因此，在實際的應(yīng)用中，基于apFFT的時移相位差法同樣能實現(xiàn)高精度的速度測量。

5 結(jié)論

    本文設(shè)計了以FPGA為處理核心的多普勒雷達測速系統(tǒng)，并將基于apFFT的時移相位差法這一高精度測頻算法應(yīng)用于實際測速中；利用MATLAB的信號處理功能和GUI設(shè)計了上位機的可視化界面，以便于及時觀察時頻域數(shù)據(jù)和測速結(jié)果。多次實測結(jié)果表明，該雷達測速系統(tǒng)完全達到設(shè)計要求，能夠?qū)崿F(xiàn)目標(biāo)運動速度的高精度測量。

參考文獻

[1] 劉麗華．多普勒雷達測速系統(tǒng)研究[D]．武漢：華中科技大學(xué)，2007.

[2] 賀同，陳星，洪龍龍.基于FPGA的全相位FFT高精度頻率測量[J].電子測量技術(shù)，2013，36(8)：80-83.

[3] 王兆華，黃翔東.數(shù)字信號全相位譜分析與濾波技術(shù)[M].北京：電子工業(yè)出版社，2009.

[4] 王夢源，王書省，陳星．流水線雙模CORDIC算法的FPGA實現(xiàn)[J]．電子測量技術(shù)，2007，30(9)：184-186.

[5] 陳垚光，毛濤濤，王正林，等.精通MATLAB GUI設(shè)計[M].第2版．北京：電子工業(yè)出版社，2011.

作者信息:

張  明，陳  星，王宇飛

（北京航空航天大學(xué) 電子信息工程學(xué)院，北京100191）