張浩1，王永斌1，付天輝1，張娜2

　　（1.海軍工程大學 電子工程學院，湖北 武漢 430033；2．海軍通信總站，北京 102100）

       摘要：首先簡要介紹了射頻數字化短波發(fā)射機的基本原理以及AD9957芯片的主要功能，然后提出了一種利用AD9957芯片QDUC模式實現射頻數字化短波發(fā)射機內部數字上變頻模塊和數/模轉換模塊的方案，對該模式下基帶數據產生、時鐘配置和串口編程的方法進行詳細闡述，最后給出了AD9957在短波發(fā)射機中應用方案的仿真結果和硬件實測結果。

　　關鍵詞：AD9957；QDUC模式；射頻數字化

　　中圖分類號：TN914.1文獻標識碼：ADOI： 10.19358/j.issn.1674-7720.2017.02.009

　　引用格式：張浩，王永斌，付天輝，等.基于AD9957實現射頻數字化短波發(fā)射機［J］.微型機與應用，2017,36（2）：25-27.

0引言

　　數字化短波發(fā)射機的設計思路是盡可能讓數/模轉換器(Digital to Analog Converter，DAC)靠近天線，盡可能用數字信號處理代替?zhèn)鹘y(tǒng)模擬信號處理。隨著DSP、FPGA等硬件水平的提高，射頻數字化短波發(fā)射機已成為現實。本文將介紹一種能完成正交上變頻和數/模轉換的專用芯片——AD9957，并對AD9957在射頻數字化短波發(fā)射機中的應用進行分析研究。

1射頻數字化短波發(fā)射機原理

　　早期短波發(fā)射機都是模擬系統(tǒng)，音頻輸入信號經過SSB調制、多次混頻、濾波和放大，音頻信號才能搬移到射頻頻段。在射頻數字化短波發(fā)射機中，大部分模擬電路被數字電路代替，基帶信號直接由數字上變頻模塊轉發(fā)至短波發(fā)射頻段；DAC完成數字信號向模擬信號的轉變；模擬信號經過功率放大器和匹配網絡，最后由天線發(fā)射［1］，如圖1所示。

　　2AD9957概述

　　AD9957芯片是ADI公司生產的通用數字正交上變頻器，它集成了一個高速、直接數字頻率合成器（Direct Digital Synthesizer ，DDS）、一個高性能、高速的14 位DAC、時鐘乘法器電路、數字濾波器和其他DSP功能［2］。AD9957有三種工作模式：正交數字上變頻（Quadrature Digital Up Converter，QDUC）模式、DAC內插模式和單音模式。利用AD9957的QDUC模式，可實現射頻數字化短波發(fā)射機內數字上變頻和數/模轉換部分。

　　在QDUC模式中，輸入正交的兩路信號：I(t)和Q(t)，數據分配器和格式器對I和Q進行解交錯處理，以便每個樣本沿著內部數據通路以并行方式傳輸。半帶濾波器和級聯梳狀積分（Cascad Comb Intergrator，CCI）濾波器對基帶信號進行內插濾波，分別使輸入信號的采樣率提高4倍和2~63倍。提高基帶信號采樣率的作用是能夠與DDS 內核產生的正交（正弦和余弦）本振信號相乘并相加，從而產生正交上變頻數據流。反CCI濾波器和反SINC濾波器分別對CCI濾波器和DAC產生的通帶幅度衰減進行補償。QDUC模式的功能框圖［3］如圖2所示。

3QDUC模式

　　3.1I/Q數據產生

　　I/Q數據分別為基帶數據的同相分量和正交分量，采用18位二進制補碼或偏移二進制表示每個采樣點的大小?；鶐祿娜萘坑蓴祿r長和采樣速率共同決定。例如，發(fā)送1 s的基帶數據，采樣速率為5 MHz，則需要1×5×18=90 Mbit數據容量。如果基帶數據為矩形脈沖序列，在輸入芯片數據端口前必須經過脈沖整形。QDUC模式下數據讀取時序圖如圖3所示，TxENABLE是選通用戶數據的信號，當信號為真時允許將數據鎖存到器件中。PDCLK為并行數據時鐘，該信號頻率等于基帶數據的采樣速率。通常情況下，采用PDCLK上升沿鎖存數據至數據端口。在QDUC模式下，AD9957的并行端口上交替出現I和Q數據字，每個PDCLK有效沿捕捉一個18 位I或Q字。因此，PDCLK時鐘速率為：

　　其中，fSYSCLK是DAC的采樣速率；R是CCI濾波器的插值因子。半帶濾波器插值因子為定值4，CCI濾波器插值因子為R，則I或Q數據各自的速率為fSYSCLK/4R， 所以PDCLK時鐘速率為fSYSCLK/2R。

　　3.2時鐘配置

　　通過芯片上REF_CLK/REF_CLK輸入引腳，有兩種方式為AD9957提供參考時鐘輸入，分別是直接驅動和晶振驅動。

　　直接驅動允許直接輸入頻率在60 MHz~1 GHz之間的信號作為芯片的系統(tǒng)時鐘。也可以輸入低頻信號，由芯片內部的鎖相環(huán)（PLL）倍頻為400 MHz~1 GHz。晶體驅動是由晶振產生參考時鐘，然后倍頻至相應的系統(tǒng)時鐘頻段。

　　AD9957采用了一種數?；旌湘i相環(huán)，即電荷泵鎖相環(huán)CPPLL(Charge Pump PhaseLock Loop)，其基本結構如圖4所示，主要由鑒頻鑒相器PFD(PhaseFrequence Detector)、電荷泵CP(Charge Pump)、低通濾波器LPF(LowPass Filter)、分頻器(Divider)和壓控振蕩器VCO(Voltage Control Oscillator)組成［4］。

　　LPF采用三階環(huán)路濾波器［5］，如圖5所示。

　　圖5三階無源環(huán)路濾波器

　　其中R2為1 kΩ，C3為1.1 pF，其余參數根據設計需要在芯片外圍焊接，計算公式如下：

　　其中，KD為電荷泵電流值； KV為VCO增益； N為反饋分配系數；φ為相位余量； fOL為開環(huán)帶寬。

　　在硬件測試中，取KD=287 μA，KV=500 MHz/V，N=20，fOL=1.2 MHz，φ=45°。計算得出，R1為1 211 Ω，C1為300 pF，C2為46 pF。

　　3.3串口編程

　　AD9957串行 I/O端口兼容了包括 Motorola 6905/11 SPI 和 Intel 8051 SSR 協(xié)議在內的大多數同步傳輸格式［2］。

　　串行通信周期可分為兩個階段。第一個是指令階段，將要訪問的寄存器地址字節(jié)寫入 AD9957，并定義第二階段進行寫入或者讀取。第二階段為寫入周期或者讀取周期，分別指從串行端口控制器向串行端口緩沖器傳輸數據和從有效寄存器讀取數據。寫入周期結束后，編程數據駐留在串行端口緩沖器中，處于無效狀態(tài)。I/O_UPDATE 將串行端口緩沖器中的數據傳輸到有效寄存器。對于讀取周期，不需要I/O_UPDATE，數據在時鐘下降沿輸出。

　　此外，AD9957支持 MSB 優(yōu)先或 LSB 優(yōu)先傳輸格式。串行接口端口可以配置為單腳輸入/輸出（SDIO）或者雙腳分別輸入和輸出（SDIP和SDO）；I/O復位（I/O_RESET）信號和低電平有效片選（CS）信號控制串口通信是否進行，提高了設計系統(tǒng)靈活性。

4結論

　　采用碼率為2 kb/s的自定義序列（1011010）作為基帶數據，采用Systemview軟件搭建QDUC模式功能電路，并進行仿真驗證。仿真過程中，脈沖整形采用的升余弦濾波器滾降系數為0.5，200倍內插濾波，輸出載頻25 MHz，仿真結果如圖6所示。

　　硬件測試結果如圖7所示，實際測試結果和仿真結果基本一致。

　　綜上所述，AD9957應用于短波發(fā)射機，實現射頻數字化，具備實際可行性。

參考文獻

　?。?］ 王金龍.短波數字通信研究與實踐［M］.北京：科學出版社，2012.

　?。?］ AD9957 Data Sheet［Z］.Analog Devices,Inc.2006.

　?。?］ 劉國棟.基于AD9957的數字正交調制器設計［J］. 無線電工程，2009,39(12):59-60.

　?。?］ 李榮榮. 鎖相環(huán)中PFD和CP的設計［D］. 南京:東南大學，2014.

　?。?］ 劉奡.寬帶環(huán)路濾波器的設計［D］. 南京:東南大學，2006.