2 月初，人工智能盛會 AAAI-17 在美國舊金山舉辦的同時，ISSCC 2017 大會在城市另一邊的萬豪酒店同期舉行。在“人工智能”一詞席卷科技圈的時代，ISSCC 這一學(xué)術(shù)會議也不可避免地加入了人工智能、深度學(xué)習(xí)的元素。本屆 ISSCC 會議的主題被定為：智能時代的智能芯片（INTELLIGENT CHIPS FOR A SMART WORLD）。

ISSCC，全稱 International Solid State Circuits Conference（國際固態(tài)電路會議），是由 IEEE 固態(tài)電路協(xié)會（SSCS）主辦的最負(fù)盛名的半導(dǎo)體集成電路國際學(xué)術(shù)會議。它同時也是世界上規(guī)模最大、水平最高的固態(tài)電路國際會議，長期以來代表著全球固態(tài)電路領(lǐng)域研發(fā)趨勢的領(lǐng)先風(fēng)向，已成為國際公認(rèn)的芯片領(lǐng)域的“奧林匹克運(yùn)動會”。

本屆 ISSCC 會議于 2017 年 2 月 5-9 日舉行，為第 64 屆。

近年來，ISSCC 大會上的論文涉及的集成電路領(lǐng)域包括九個方面：模擬電路（傳統(tǒng)模擬電路、模擬電源管理）、數(shù)據(jù)轉(zhuǎn)換器（ADC/DAC/TDC）、數(shù)字架構(gòu)與系統(tǒng)（處理器、通信與多媒體電路、人工智能）、數(shù)字電路（時鐘、數(shù)字電源管理）、IMMD（圖像、MEMS、生物醫(yī)學(xué)、顯示）、存儲器（存儲單元、控制器）、射頻與無線系統(tǒng)（收發(fā)機(jī)、毫米波、太赫茲）、有線通信（SerDes/2.5/3D 互聯(lián)）以及前沿工藝設(shè)計（非硅集成電路、量子、柔性材料）。

大會議程

在上周日晚舉行的 Tutorial 和 Student Session 上，IEEE SSCS（固態(tài)電路協(xié)會）進(jìn)行了 Fellowship 頒獎，隨后是 Student Research Preview 的 Poster 展覽（這些都是 ISSCC 主 session 的遺珠）。周一上午為 Plenary Speech，由主辦方邀請領(lǐng)域領(lǐng)頭人物演講。很多來自半導(dǎo)體業(yè)、或半導(dǎo)體相關(guān)行業(yè)的重要嘉賓參與其中。

本屆請到的嘉賓包括：

臺積電的 VP Cliff Hou（演講主題是結(jié)合封裝和 SoC 技術(shù)的芯片新范式）

德州儀器的 CTO Ahmad Bahai（演講主題是集成電路業(yè)的持續(xù)創(chuàng)新模式）

哈佛醫(yī)學(xué)院教授 Jonathan Rothberg（演講主題關(guān)于 DNA 測序）

TU Delft 的教授 Lieven Vandersypen（演講主題關(guān)于量子計算）

周一下午到周三為一系列主 Session 論文報告，晚上有一些有趣的 evening session，周四為專業(yè)論壇。

在智能硬件的風(fēng)潮中，很多研究機(jī)構(gòu)推出了自己的新型芯片設(shè)計。2016 年 ISSCC 中，韓國科學(xué)技術(shù)院（KAIST）曾展示了自己的深度學(xué)習(xí)處理器，這種處理器已經(jīng)廣泛應(yīng)用于很多領(lǐng)域，如用于 AR/HMD 用戶的自然 UI/UX、輔助汽車駕駛和自主導(dǎo)航的微型機(jī)器人。以 65nm CMOS 實(shí)現(xiàn)了具有嵌入式深度學(xué)習(xí)引擎的低功耗自然 UI/UX 處理器，達(dá)到了比最新的 HMD 處理器還高 56.5％的能源效率，比同類最佳模式識別處理器的識別率還要高 2％。而麻省理工學(xué)院（MIT）提出了在 65nm CMOS 工藝中實(shí)現(xiàn)高能效的深度卷積神經(jīng)網(wǎng)絡(luò)（CNN）加速器。該測試芯片具有由可重構(gòu)在片網(wǎng)絡(luò)的 168 個處理元件空間陣列的特征，其通過開發(fā)數(shù)據(jù)再使用來處理多種形狀并最小化數(shù)據(jù)運(yùn)轉(zhuǎn)。

圍繞人工智能帶來的新需求，硬件設(shè)計也需要轉(zhuǎn)換思路。2 月 5 日上午，來自比利時魯汶大學(xué)的 Marian Verhelst 的報告就介紹了為深度學(xué)習(xí)設(shè)計的處理器。

深度學(xué)習(xí)在圖像識別領(lǐng)域上已經(jīng)變得十分流行了。最近，將深度學(xué)習(xí)應(yīng)用到其他模式識別任務(wù)（如語音處理、文本分析等）的應(yīng)用也十分地受關(guān)注。深度學(xué)習(xí)是與計算復(fù)雜性相關(guān)聯(lián)的，但目前它還只能在高能耗的服務(wù)器平臺上運(yùn)行。不過，我們已經(jīng)看到了一種將深度學(xué)習(xí)網(wǎng)絡(luò)應(yīng)用嵌入式處理的新趨勢。

在介紹深度學(xué)習(xí)和其實(shí)現(xiàn)的挑戰(zhàn)后，該專題報告概述了能在嵌入式平臺實(shí)現(xiàn)高效神經(jīng)網(wǎng)絡(luò)評估的處理架構(gòu)。該報告與新興的以實(shí)現(xiàn)為驅(qū)動的算法創(chuàng)新（implementation-driven algorithmic innovations）緊密交織，解釋了新型深度學(xué)習(xí)算法對嵌入式硬件設(shè)計的影響。該報告同時介紹了嵌入式深度學(xué)習(xí)中的機(jī)遇和實(shí)現(xiàn)挑戰(zhàn)，展示了深度學(xué)習(xí)處理器的研究的最新進(jìn)展。

2 月 7 日的晚間活動主題則有關(guān)自動駕駛。來自電裝國際美國公司的 Roger Berg、英飛凌的 Patrick Leteinturier、博世的 Markus Tremmel、戴姆勒的 Jürgen Dickmann 以及英偉達(dá)的 Sahin Kirtavit 參加了活動。

落后的中國半導(dǎo)體研究

在集成電路領(lǐng)域的盛會 ISSCC 上，中國大陸的錄用論文數(shù)寥寥無幾，與 AAAI-17 上過三成，與美國數(shù)量相當(dāng)?shù)氖r相比更顯力量不足。據(jù)機(jī)器之心的老朋友矽說（公眾號：silicon_talks）統(tǒng)計，大會每年錄用論文數(shù)最多不超過三篇，甚至遠(yuǎn)遠(yuǎn)落后于港澳臺地區(qū)：

2017 年，1 篇（北京 ADI）

2016 年，2 篇（上海 ADI，清華大學(xué)）

2015 年，0 篇

2014 年，3 篇（復(fù)旦大學(xué)、中科院計算所、清華大學(xué)）

2013 年，3 篇（復(fù)旦大學(xué) 2 篇，中科院計算所 1 篇）

2012 年，1 篇（復(fù)旦大學(xué)）

2011 年，3 篇（復(fù)旦大學(xué)、中科院/龍芯、清華大學(xué)）

2010 年，0 篇

2009 年，2 篇（復(fù)旦大學(xué)、清華大學(xué)）

2008 年，1 篇（清華大學(xué)）

2007 年，1 篇（上海鼎芯）

2006 年，1 篇（中科院半導(dǎo)體所）

2005 年，1 篇（上海新濤）

今年的 ISSCC 大會共有 208 篇論文入選，其中來自中國（中國大陸、香港和澳門）的論文共有 11 篇，完成機(jī)構(gòu)為澳門大學(xué) 6 篇、香港科技大學(xué) 4 篇、亞德諾 （ADI）1 篇，分別屬于無線通信、射頻電路、數(shù)字結(jié)構(gòu)和系統(tǒng)、數(shù)據(jù)轉(zhuǎn)換、模擬電路等 5 個大領(lǐng)域。

商用芯片風(fēng)向

作為芯片業(yè)界的頂級會議，今年的 ISSCC 吸引了來自全球的三千多名芯片設(shè)計師，它也成為了各家芯片公司展現(xiàn)最新技術(shù)的舞臺。

英特爾率先推出了新硬件，這塊被稱為 Stratix X 的芯片使用了嵌入式多管芯互連橋（EMIB）將 FPGA 與四個外部收發(fā)器相連，由安裝在 BGA 襯底中的硅晶片制成，它明顯小于由臺積電開發(fā)的 CoWoS 工藝中使用的硅襯底（后者被英特爾的競爭對手 Xilinx 和英偉達(dá)采用）。

英特爾在兩年多前發(fā)布了 EMIB 技術(shù)，并準(zhǔn)備將其作為代工服務(wù)的技術(shù)。但到目前為止，該公司還沒有公布 EMIB 有任何其他用戶。14nm 的 Stratix X 將 280 萬個邏輯元件組裝成面積約為 560mm2 的芯片，運(yùn)行速度以 GHz 計。

AMD 則在會上宣稱自己的 Zen x86 處理器比英特爾的更加高效。AMD 發(fā)表的論文詳細(xì)介紹了 Zen x86 與前一代芯片相比可將開關(guān)電容降低 15％的技術(shù)。同時，Zen 的推出標(biāo)志著 AMD 首次引入了金屬——絕緣體——金屬電容，這有助于降低工作電壓，并提供更高的每核心電壓和頻率控制。

AMD 表示，他們現(xiàn)在已有兩個 8 核 CPU 設(shè)計，可在 3.4 GHz 的頻率上進(jìn)行多線程計算。

與計算機(jī) CPU 廠商的競爭相似，移動領(lǐng)域芯片的主要供應(yīng)商臺積電與三星也在 ISSCC 上展開了競爭——兩家公司展示了各自的 7nm 芯片工藝。但從兩家公司發(fā)表的論文來看，在應(yīng)用于 iPhone7 的 10nm 工藝 cpu 量產(chǎn)以后，更加先進(jìn)的 7nm 工藝芯片或許還需要幾年的時間才能大量進(jìn)入商業(yè)應(yīng)用。

臺積電的 SRAM 有望在今年量產(chǎn)

在 ISSCC 上，臺積電描述了一個 256Mbit 的 SRAM 測試芯片，使用其 7nm 工藝達(dá)到了 0.027mm2 的位單元面積。“這讓它有望成為今年最小 SRAM，”臺積電董事張琮永博士說道。“新工藝生產(chǎn)的 SRAM 比臺積電的 16nm 版本體積縮小了 0.34 倍。它使用七個金屬層，總體模具尺寸為 42mm2?！?/p>

與獲得了蘋果大訂單的臺積電相比，三星的思路則是更多的研究和更少的發(fā)展。這家韓國科技巨頭構(gòu)建了一個 8 Mbit 的測試型 SRAM——它只是未來商用 7nm 產(chǎn)品的冰山一角。

該芯片不是用極紫外光刻技術(shù)（EUV）構(gòu)建的。相反，三星使用了一個新的修復(fù)過程，并將它與 EUV 方式進(jìn)行了對比，結(jié)論顯而易見——EUV 更好。一般來說，修復(fù)不是一個生產(chǎn)過程，所以目前還無法得知三星的 7nm EUV 將會是何種形式。

專家們普遍認(rèn)為，EUV 可能會在 2020 年開始大量應(yīng)用。三星宣稱，在今年年底，它將在其 7nm 工藝的芯片制造中開始應(yīng)用 EUV 技術(shù)，但沒有說明更進(jìn)一步的細(xì)節(jié)。