美國有九家公司以及三所大學聯(lián)手展開一個研發(fā)計畫，想看看機器學習是否能夠解決電子設計領域的一些最棘手的問題；新成立的CAEML (Center for Advanced Electronics through Machine Learning)研究中心是跨產(chǎn)業(yè)界眾多嘗試利用新興人工智慧技術(shù)的努力之一。

CAEML總監(jiān)Elyse Rosenbaum在近日于美國舉行的DesignCon大會上的座談會中表示，這個計畫就像很多科技領域的點子，是：「發(fā)生在某個下午的一間咖啡店里；我們正面臨共同的問題，需要介接電子遷移(electro-migration)與電路領域的行為模式，但不知道該如何取得，因為同業(yè)們對不同的應用感興趣。」

Rosenbaum表示：「我們知道我們無法針對某個特定問題取得資金，所以我們決定需要解決所有問題，并與其他大學聯(lián)手，一起針對適合運用于電子設計領域的各種的機器學習技術(shù)與演算法進行調(diào)查。 」

這項計畫獲得了美國國家科學基金會(NSF)與9家企業(yè)的支持，包括：ADI、Cadence、Cisco、HPE (Hewlett-Packard Enterprise)、IBM、Nvidia、Qualcomm、Samsung與Xilinx；三所合作的大學則是伊利諾大學香檳分校(University of Illinois Urbana-Champaign)、北卡羅萊納州立大學(NCSU)，以及喬治亞理工學院(Georgia Tech)。

到目前為止，該計畫的參與成員已經(jīng)確定了包括高速互連、電力傳輸、系統(tǒng)級靜電放電(ESD)、IP核心重復使用、設計規(guī)則檢查(design rule checking)等興趣領域，Rosenbaum的研究團隊將探索利用遞歸神經(jīng)網(wǎng)路(recurrent neural nets)來為電路的ESD特性建立模型，因此能讓系統(tǒng)第一次就通過品質(zhì)測試。

Rosenbaum表示：「我們想為無法利用現(xiàn)有技術(shù)來建立模型的現(xiàn)象建?！缡且罁?jù)電力傳輸網(wǎng)路，以及處理器中多核心互動等應用而有所不同的ESD特性?！?/p>

需要克服的障礙之一，是找到將神經(jīng)網(wǎng)路預測界定為實體有效輸出的方法；Rosenbaum指出，整體來看，研究人員需要謹慎建構(gòu)機器學習程序的每個步驟，從取得良好的訓練資料到選擇候選模型、訓練它們，并驗證其結(jié)果。

她補充指出：「我們平常建立的大多數(shù)是包括預期輸出的判別模型(discriminative model)，不過機器學習建立的生成模型(generative model)，會提供輸入與輸出之間的可能性，這對于像是晶片的制造差異等統(tǒng)計性問題非常有用?！?/p>

HPE儲存部門的杰出技術(shù)人員Chris Cheng舉出他想應用機器學習的數(shù)個案例，例如他預見未來晶片供應商能隨著神經(jīng)網(wǎng)路工程師可以測試并透過云端服務訓練，而提供互動的零組件模型；他也預測，通道分析能利用機器學習，以云端服務的形式來處理。此外，他還描繪了一個在示波器中嵌入神經(jīng)網(wǎng)路，使其能動態(tài)學習等化(equalization)技術(shù)的構(gòu)想。

EDA供應商Cadence的類比設計工具Virtuoso部門資深研發(fā)總監(jiān)David White表示，該公司已經(jīng)嘗試利用機器學習來解決晶片設計的棘手問題；機器學習能提供處理設計規(guī)則增加以及先進制程節(jié)點大型晶片設計等問題的方式。

White形容，未來將會有設計工具能夠在晶片設計流程中，針對例如電子遷移、寄生參數(shù)萃取(parasitic extraction)等問題提供回饋，這種能力將可減少晶片設計人員在今日經(jīng)歷的多次設計反覆。NCSU教授Paul Franson 則指出，已經(jīng)有學生利用機器學習，將晶片繞線的反覆設計由20次減少到4次。