0 引言

    面對(duì)日趨復(fù)雜的未來(lái)機(jī)載系統(tǒng)，離散量信號(hào)處理量不斷增大，信號(hào)帶寬急劇增高，功能日趨復(fù)雜，現(xiàn)有的離散量處理方案已無(wú)法滿(mǎn)足系統(tǒng)對(duì)離散量信號(hào)切換速率、小型化、可靠性等諸多方面的要求^[1]，同時(shí)現(xiàn)有離散量方案的防護(hù)性要求使得系統(tǒng)進(jìn)行小型化改進(jìn)困難，因此迫切需要一種革命性的手段，能夠系統(tǒng)解決傳統(tǒng)方案在體積、重量、功耗、靈活性等方面的缺陷，更能夠適應(yīng)未來(lái)高性能機(jī)載電子系統(tǒng)對(duì)高帶寬、高可靠離散量信號(hào)綜合處理和環(huán)境應(yīng)力防護(hù)等指標(biāo)的要求^[2]。深入研究各種離散量信號(hào)轉(zhuǎn)換及處理技術(shù)方案和產(chǎn)品特點(diǎn)，結(jié)合離散量信號(hào)的電氣特點(diǎn)和環(huán)境特點(diǎn)，綜合、抽取各種應(yīng)用模式和需求特點(diǎn)，研究設(shè)計(jì)了一款具有自主知識(shí)產(chǎn)權(quán)的離散量信號(hào)接口芯片。

1 離散量信號(hào)接口芯片架構(gòu)

    設(shè)計(jì)一款離散量接口芯片，首先要滿(mǎn)足離散量接口的主要功能，即把航空機(jī)載系統(tǒng)中的眾多離散量轉(zhuǎn)換成TTL電平輸出^[3]。芯片架構(gòu)如圖1所示，支持28 V/開(kāi)、28 V/地和地/開(kāi)三種離散量輸入形式。為保證轉(zhuǎn)換的可靠性及準(zhǔn)確性，內(nèi)部產(chǎn)生主從時(shí)鐘信號(hào)，設(shè)計(jì)有上電自檢功能、防抖動(dòng)功能、端口快速泄放功能，并支持DMA模式、冗余模式及眾多的報(bào)錯(cuò)模式，可通過(guò)外部地址去查詢(xún)錯(cuò)誤信息。為提高芯片的兼容性，設(shè)計(jì)支持SPI讀取和異步讀取兩種主機(jī)接口通信方式。

2 離散量信號(hào)接口芯片核心單元

2.1 離散量采集單元

    離散量采集單元為離散量信號(hào)接口芯片核心電路，內(nèi)部包括32個(gè)相同的采集單元，每個(gè)單元內(nèi)部包括離散量采集端口、自檢控制單元、離散量處理比較器單元、端口殘余電荷快速泄放單元。支持三種離散量輸入形式：28 V/地，28 V/開(kāi)，地/開(kāi)。外部配置參考電平，以適應(yīng)不同航空電平的改變，使芯片應(yīng)用具有更大的靈活性和更強(qiáng)的適應(yīng)系統(tǒng)能力。端口最高耐壓可達(dá)50 V，防止離散量輸入端口浪涌電壓的沖擊，增加芯片的可靠性。

    通過(guò)電阻陣列把離散量轉(zhuǎn)換成較低電平，送入離散量處理比較器單元，不同類(lèi)型的離散量匹配不同的基準(zhǔn)電壓，該基準(zhǔn)電壓外部可配置，以適應(yīng)不同電壓的航空電平。

    由于外部寄生電容的存在，在上次離散量采集過(guò)后，端口必然會(huì)留下殘余電荷。如果該電荷不能夠被快速泄放，將會(huì)對(duì)下次離散量的采集轉(zhuǎn)換產(chǎn)生致命的影響^[4]，并出現(xiàn)錯(cuò)誤的轉(zhuǎn)換狀態(tài)，造成嚴(yán)重的后果，所以必須增加端口殘余電荷快速泄放功能。該功能可以使在離散量采集結(jié)束的瞬間，迅速把殘余電荷泄放掉，保證下次離散量的正常采集。

    自檢控制單元是端口的關(guān)鍵控制部分，它決定了芯片是出于自檢狀態(tài)還是正常的離散量采集狀態(tài)。

    離散量處理比較器單元是一個(gè)常見(jiàn)的比較器，由于離散量均是低頻信號(hào)，所以比較器不需要較快的速度，只要求比較器具有高可靠性即可。該比較器在上電瞬間，被power on信號(hào)關(guān)斷輸出，保證芯片在整個(gè)上電過(guò)程中處于一種正常的工作狀態(tài)。

2.2 上電自檢單元

    為了保證每個(gè)離散量采集單元模塊采集與輸出的正確性，提高芯片的可靠性，設(shè)計(jì)了芯片上電自檢單元，驗(yàn)證芯片內(nèi)部模塊的工作狀態(tài)正常與否，可以覆蓋時(shí)鐘、比較器和數(shù)字邏輯等模塊。

    自檢模塊由數(shù)字電路實(shí)現(xiàn)如圖2所示。上電后，芯片內(nèi)部發(fā)出“0/1”自檢指令，數(shù)字模塊發(fā)出自檢使能信號(hào)(test_en=1)，并封鎖離散量輸入端口，啟動(dòng)內(nèi)部自檢信號(hào)激勵(lì)，自檢完成后發(fā)出完成指示test_ok，自檢結(jié)束并把32路端口自檢結(jié)果保存到寄存器中，如有端口錯(cuò)誤，自檢會(huì)報(bào)錯(cuò)，但并不影響其他端口正常工作。

2.3 防抖動(dòng)單元

    繼電器和開(kāi)關(guān)在傳輸信號(hào)切換時(shí)有彈跳特性，因此需要延時(shí)輸出信號(hào)來(lái)屏蔽掉這樣的彈跳信號(hào)。采用可編程的采樣速率來(lái)屏蔽bounce信號(hào)。此模塊設(shè)定三個(gè)采樣周期為一大周期，每個(gè)大周期輸出信號(hào)bounce、data和DMA_interupt。

    所設(shè)計(jì)抖動(dòng)屏蔽模塊的工作流程如圖3所示。以一路離散量輸入信號(hào)為例，首先判斷是否工作于DMA模式，若無(wú)，則設(shè)置初始值i=0。輸入信號(hào)分成bounce監(jiān)測(cè)、數(shù)據(jù)采樣和DMA模式三條支路完成任務(wù)。

    (1)bounce監(jiān)測(cè)。監(jiān)測(cè)第0個(gè)窗口，在窗口時(shí)間內(nèi)檢測(cè)dis CH_01是否發(fā)生bounce，是則bounce0=1，否則bounce0=0，將結(jié)果寫(xiě)入寄存器Breg<2:0>第0位。存儲(chǔ)完畢后，判斷此時(shí)的i值是否為2。至此，bounce監(jiān)測(cè)的第一個(gè)周期結(jié)束；

    (2)數(shù)據(jù)采樣。與bounce監(jiān)測(cè)同時(shí)進(jìn)行。bounce監(jiān)測(cè)窗口b0的前沿做為采樣信號(hào)s0，采集的數(shù)據(jù)ss0寫(xiě)入Sreg<2:0>的第0位，存儲(chǔ)完畢后判斷i值是否為2。至此數(shù)據(jù)采樣第一個(gè)周期結(jié)束；

    (3)由于0≠2，執(zhí)行i=i+1操作，賦值i=1，重新執(zhí)行1和2的操作，bounce窗口變?yōu)閎1，采樣信號(hào)變更為s1，結(jié)果寫(xiě)入相應(yīng)的寄存器的第1位；

    (4)由于1≠2，因此執(zhí)行i=i+1操作，賦值i=2，重新執(zhí)行1和2的操作，bounce窗口變?yōu)閎2，采樣信號(hào)變更為s2，結(jié)果寫(xiě)入相應(yīng)寄存器的第2位；

    (5)執(zhí)行上述步驟后，2=2，i=2的判斷為真，檢測(cè)Breg<2:0>中2至0位的存儲(chǔ)結(jié)果，若有1位為1，則輸出bounce為“1”，否則為“0”，輸出結(jié)果寫(xiě)入寄存器（ADDRESS=00 000X，BOUNCE CH_01位）；若存儲(chǔ)結(jié)果順序?yàn)?01或000，則將Sreg<2:0>中相同的兩個(gè)數(shù)據(jù)任意一個(gè)做為輸出結(jié)果data寫(xiě)入寄存器(ADDRESS=01 101X，DATA CH_01位)，然后賦值i=0，回到步驟1；否則不寫(xiě)入寄存器，將i的初始值重新設(shè)置為“0”，回到步驟1，重新開(kāi)始操作。

    當(dāng)配置成DMA模式后，只要dis信號(hào)發(fā)生上升沿或者下降沿跳變后則輸出一個(gè)脈沖中斷，否則為“0”，結(jié)果寫(xiě)入寄存器(ADDRESS=11 0110，DMA_interupt CH_01位)。

2.4 Fault處理單元

    由于離散量的信源存在機(jī)械操作，容易產(chǎn)生偽狀態(tài)，受離散時(shí)間采樣的限制，無(wú)法及時(shí)甄別錯(cuò)誤，在采用光耦或比較器等分立器件搭建的系統(tǒng)方案中，很難及時(shí)發(fā)現(xiàn)錯(cuò)誤的狀態(tài)轉(zhuǎn)換，因此可信度較差。

    針對(duì)傳統(tǒng)方案中不校驗(yàn)離散量狀態(tài)正確性的缺陷，本項(xiàng)目在進(jìn)行離散量轉(zhuǎn)換和處理中，對(duì)可能的錯(cuò)誤模式擬采用實(shí)時(shí)監(jiān)控和故障隔離機(jī)制，將轉(zhuǎn)換錯(cuò)誤按嚴(yán)重程度區(qū)分為“軟錯(cuò)誤”與“硬錯(cuò)誤”，其中“硬錯(cuò)誤”屬于嚴(yán)重錯(cuò)誤，危害飛行安全，錯(cuò)誤直接以中斷的形式給出；“軟錯(cuò)誤”屬于偶然性、低風(fēng)險(xiǎn)的錯(cuò)誤，該類(lèi)錯(cuò)誤的狀態(tài)和地址信息會(huì)及時(shí)上報(bào)，便于主機(jī)應(yīng)變處理。

    通過(guò)冗余報(bào)錯(cuò)、時(shí)鐘報(bào)錯(cuò)、數(shù)據(jù)傳輸報(bào)錯(cuò)和自檢報(bào)錯(cuò)的系列錯(cuò)誤隔離方法提高離散量轉(zhuǎn)換的可信度，而且該故障隔離電路提供優(yōu)先級(jí)不同的錯(cuò)誤機(jī)制，提高了故障的定位效率。

3 片內(nèi)閃電間接雷防護(hù)

    在航空系統(tǒng)應(yīng)用中要求器件具有較好的防護(hù)性能，可應(yīng)用于惡劣環(huán)境中。該模塊與離散量信號(hào)的機(jī)械電氣部分直接連接，受到高電壓和大電流的影響，離散量輸入端口耐壓超過(guò)600 V，同時(shí)考慮到雷電敏感度試驗(yàn)中浪涌電流及間接雷效應(yīng)的沖擊，在I/O保護(hù)上，創(chuàng)新性地設(shè)計(jì)了芯片內(nèi)部的抗雷擊保護(hù)電路結(jié)構(gòu)，如圖4和圖5所示，電路的主體為SCR保護(hù)結(jié)構(gòu)，包括反接的對(duì)地高壓二極管、寄生的SCR結(jié)構(gòu)、限流電阻Rs以及耐壓保護(hù)結(jié)構(gòu)。利用SCR結(jié)構(gòu)形成正反饋機(jī)制，加速電流泄放，更好地保護(hù)離散量端口，與此同時(shí)，版圖設(shè)計(jì)中采取隔離技術(shù)約束高壓和輸入電荷的影響。該離散量信號(hào)接口芯片為國(guó)內(nèi)首個(gè)進(jìn)行RTCA DO-160F 間接雷擊試驗(yàn)并達(dá)到level 3級(jí)別的芯片產(chǎn)品。

4 物理實(shí)現(xiàn)

    根據(jù)各個(gè)模塊電路的版圖，對(duì)其進(jìn)行布局規(guī)劃，包括單元電路的擺放位置和端口的排列順序擺放位置。根據(jù)規(guī)劃將各個(gè)模塊連接構(gòu)建整體版圖，各個(gè)模塊之間連線(xiàn)采用metal1和metal2敏感節(jié)點(diǎn)，參考節(jié)點(diǎn)采用metal3，并避免與時(shí)鐘、數(shù)據(jù)的縱向交叉，metal4采用電源、地交叉布線(xiàn)的方式隔離噪聲，最后對(duì)電源和地進(jìn)行布線(xiàn)，將所有電源線(xiàn)連接構(gòu)成一個(gè)回路，所有地線(xiàn)連接構(gòu)成一個(gè)回路^[5]。

    項(xiàng)目采用CMOS工藝對(duì)所設(shè)計(jì)芯片進(jìn)行了流片，封裝后的尺寸為14.6 mm×14.6 mm，對(duì)芯片樣片進(jìn)行了功能測(cè)試。測(cè)試表明芯片功能正常，實(shí)現(xiàn)了設(shè)計(jì)目標(biāo)，在處理32路離散量輸入時(shí)僅耗費(fèi)6 mA@5 V的功耗。

5 結(jié)論

    本文深入研究各種離散量信號(hào)轉(zhuǎn)換及處理技術(shù)方案和產(chǎn)品特點(diǎn)，結(jié)合離散量信號(hào)的電氣特點(diǎn)和環(huán)境特點(diǎn)，綜合、抽取各種應(yīng)用模式和需求特點(diǎn)。核心電路中采用端口有源泄放、SCR結(jié)構(gòu)端口防護(hù)電路和錯(cuò)誤隔離等關(guān)鍵設(shè)計(jì)增強(qiáng)數(shù)據(jù)可信度，已流片驗(yàn)證。相對(duì)于國(guó)外同類(lèi)型的離散量輸入轉(zhuǎn)換芯片，設(shè)計(jì)中創(chuàng)新性地增加了抖動(dòng)屏蔽機(jī)制，有更廣的自檢覆蓋范圍，內(nèi)部設(shè)計(jì)SPI輸出接口可節(jié)約連接主機(jī)的端口資源。芯片重量和體積縮小到傳統(tǒng)電路的5‰，功耗僅為傳統(tǒng)電路的7‰，有效解決了航空機(jī)載系統(tǒng)離散量采集過(guò)程的小型化、集成化、可靠性的問(wèn)題。

參考文獻(xiàn)

[1] 魏婷.一種新型離散量接口電路的設(shè)計(jì)[J].計(jì)算機(jī)技術(shù)與發(fā)展，2015，25(3)：167-170.

[2] 徐忠錦．一種簡(jiǎn)單可靠離散量信號(hào)電路的設(shè)計(jì)和實(shí)現(xiàn)[J]．電子設(shè)計(jì)工程，2013，21(5)：130-133．

[3] 田心宇，張小林，吳海濤，等．機(jī)載計(jì)算機(jī)BIT 設(shè)計(jì)技術(shù)及策略研究[J]．計(jì)算機(jī)測(cè)量與控制，2011，19(9)：2064-2066．

[4] 周德新，崔海青，謝曉敏．機(jī)載電子設(shè)備故障診斷專(zhuān)家系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)[J]．現(xiàn)代電子技術(shù)，2010，33(24)：80-82.

[5] 廖裕評(píng)，陸瑞強(qiáng).T anner Pro集成電路設(shè)計(jì)與布局實(shí)戰(zhàn)指導(dǎo)[M].北京：科學(xué)出版社，2004．