中國本土IC設計公司在先進工藝節(jié)點芯片設計和其復雜度的進展令全球半導體界矚目。與此同時，對領先EDA工具的需求也持續(xù)上升。

　　Cadence在今年上半年推出了Innovus設計實現(xiàn)系統(tǒng)，稱其為新一代的物理設計實現(xiàn)解決方案，使系統(tǒng)開發(fā)人員能夠在先進的16/14/10納米FinFET工藝以及其他成熟的工藝節(jié)點上交付最佳功耗、性能和面積（PPA）指標的設計。

　　2015年10月中旬，我拜訪了Cadence位于美國硅谷的總部，與Cadence公司設計實現(xiàn)產(chǎn)品事業(yè)部的產(chǎn)品管理總監(jiān)Vinay Patwardhan就如何進一步加速IC上市并同時提高PPA指標進行了面對面的交流。

　　Vinay Patwardhan于2013年加入Cadence公司，他積極參與了為市場帶來新的Signoff及數(shù)字實現(xiàn)工具的工作。在加入Cadence之前，他曾在Synopsys、Magma、Sun Microsystems以及Texas Instruments任職，擔任支持并設計高性能微處理器和ASIC的不同管理角色。

　　與Vinay Patwardhan在Cadence美國總部。

　　為什么Cadence要投資新的數(shù)字實施工具？

　　在過去的4-5年里，我們見證了行業(yè)中數(shù)字IC技術的巨大變化。關于周轉(zhuǎn)時間(turnaround)、功耗、性能和面積優(yōu)化都具有更嚴峻的挑戰(zhàn),而這些挑戰(zhàn)使設計EDA工具變得越來越復雜。

　　我們收到一些客戶的反饋，他們很努力的在尋找解決方案以幫助其設計新的芯片系統(tǒng)。Cadence已經(jīng)具有一些基礎架構(gòu)的工具，我們?nèi)绾尾拍苷嬲膭?chuàng)新并且把其發(fā)展到下一個解決客戶實際需求的工具？這對我們確實是個挑戰(zhàn)。

　　我們看到對數(shù)據(jù)中心、物聯(lián)網(wǎng)、汽車、通信設備、尤其是移動計算領域的芯片需求在不斷增長。為了適應上述市場的變化，我們把開發(fā)工具在應用環(huán)境和技術上作了改進，來解決諸如周轉(zhuǎn)時間、面積和功耗方面的挑戰(zhàn)。同樣的，芯片在制造環(huán)節(jié)的每個技術節(jié)點變得越來越小也是一個挑戰(zhàn)，必須關注每一個不同工藝節(jié)點的設計。

　　這就是Cadence為什么要開發(fā)新的數(shù)字實現(xiàn)工具的原因。因為在這個過程中我們看到了市場在不斷擴大，并且我們的解決方案可以真正的服務于我們的客戶。Cadence傳統(tǒng)上有一系列很好的模擬設計工具，投資于數(shù)字實現(xiàn)技術使得我們得以強化這些模擬工具，并且提供一套完整的解決方案來應對那些挑戰(zhàn)。

　　圖：設計挑戰(zhàn)引發(fā)對新工具的需求。