日前，ARM發(fā)布了兩套全新的CoreLink系統(tǒng)IP，該技術(shù)是專門為下一代移動設(shè)備設(shè)計的，在性能上有了較大的提升。新的CoreLink CCI-550互聯(lián)總線能夠用于ARM的big.LITTLE多核心架構(gòu)，能夠完美適配擁有“完全一致性”的GPU，而且延遲更低、吞吐量更高；新的CoreLink DMC-500內(nèi)存控制器，提供了更高的帶寬、以及更低的延遲。

　　新的Corelink CCI-550還使最大頻寬提升了60%，并降低了20%的延遲。ARM還指出，由于改良后的互聯(lián)總線集成了嗅探過濾器，可以節(jié)省100毫瓦的功耗。CCI-550還可以配置最高達六個的CPU簇（上一代CCI-500只支持最高四個CPU簇），如果每個簇有四個CPU核心，那么整顆處理器就可以做到24核心。同時，存儲器通道的數(shù)量、跟蹤器的尺寸、嗅探過濾器的過濾能力也均有一定的提升。該技術(shù)在移動和互聯(lián)網(wǎng)領(lǐng)域有更廣泛的適用范圍。

　　這也表明ARM公司在異構(gòu)計算領(lǐng)域已經(jīng)取得了重大進步。這能夠顯著提升各部件之間進行通信的帶寬限制。更快的互聯(lián)總線系統(tǒng)也能夠使得各個處理器同時處理同樣的數(shù)據(jù)，而無需高速緩存再進行臨時存儲。這個改良對于如深度智能設(shè)備和增強現(xiàn)實設(shè)備等的移動領(lǐng)域研發(fā)工作來說也意義重大。

　　“如果想要為客戶提供先進的功能，如4K視頻的錄制和播放、120fps的攝像頭、4K高清顯示器等，那么就必定需要將異構(gòu)的CPU、GPU和加速器放在同一個高速緩存系統(tǒng)里同步工作，并且還必須要嚴格控制好功耗?！?/p>

　　新型的DMC-500最高可以支持LPDDR4-4267的存儲規(guī)格，并且?guī)捥嵘?7％，CPU延遲降低了25％。如果消費者需要在移動設(shè)備上顯示更高分辨率的內(nèi)容，那么增加內(nèi)存的帶寬就顯得尤為重要了。

　　此外，ARM還透露了即將在其下一代GPU上應(yīng)用的技術(shù)。下一代名為“Mimir ”的Mali GPU將會是一顆具有“完全一致性”的GPU，可以提供完全一致的共享虛擬內(nèi)存，擁有更簡單的OpenCL 2.0/HSA編程模型，并且將能夠完全支持并行加速計算。但是ARM并沒有再進一步透露關(guān)于該技術(shù)的更多細節(jié)。

　　這些最新的ARM技術(shù)預(yù)計將會在2016年末正式投入市場，所以直到2017年之前，作為消費者的我們可能仍然用不上這項技術(shù)。