摘 要： 介紹一種基于gm/ID參數(shù)特性的模擬電路優(yōu)化設(shè)計(jì)方法，并以CMOS兩級(jí)運(yùn)算放大器的設(shè)計(jì)為例具體闡述該方法的基本設(shè)計(jì)步驟和與傳統(tǒng)設(shè)計(jì)方法相比的優(yōu)勢(shì)。該方法以晶體管的跨導(dǎo)和漏電流的比值gm/ID與反型系數(shù)IC的特性曲線(xiàn)作為設(shè)計(jì)參量來(lái)對(duì)電路進(jìn)行設(shè)計(jì)?；趃m/ID的設(shè)計(jì)方法對(duì)晶體管工作在所有的工作區(qū)域均有效。實(shí)驗(yàn)仿真結(jié)果很好地驗(yàn)證了gm/ID設(shè)計(jì)方法的有效性。

　　關(guān)鍵詞： 運(yùn)算放大器；gm/ID 設(shè)計(jì)方法；反型系數(shù)

0 引言

　　便攜式電子設(shè)備已深入到人們生活的各個(gè)方面，由于受電池的限制，低電壓低功耗電路的應(yīng)用不斷增加。隨著電壓和功耗的不斷降低，模擬集成電路的設(shè)計(jì)難度也隨之增加。為了獲得最佳工作點(diǎn)，就需要復(fù)雜的計(jì)算和長(zhǎng)時(shí)間的設(shè)計(jì)綜合。而利用gm/ID方法進(jìn)行設(shè)計(jì)不僅可以大大提高設(shè)計(jì)效率，而且允許在所有的晶體管工作區(qū)域內(nèi)用統(tǒng)一的設(shè)計(jì)方法，從而達(dá)到簡(jiǎn)化模擬電路的設(shè)計(jì)過(guò)程。gm/ID設(shè)計(jì)方法是基于EKV模型而提出的。該方法與傳統(tǒng)的設(shè)計(jì)方法的不同是選擇了漏極電流、反型系數(shù)、溝道長(zhǎng)度作為設(shè)計(jì)的三個(gè)自由度。該方法選擇的三個(gè)自由度與電路性能直接相關(guān)，從而可提供較好的設(shè)計(jì)直覺(jué)。因此基于gm/ID的設(shè)計(jì)方法避免了手工計(jì)算因忽略大量調(diào)制因素而帶來(lái)的越來(lái)越大的設(shè)計(jì)誤差，同時(shí)也大大縮短了調(diào)適設(shè)計(jì)的周期。

1 傳統(tǒng)設(shè)計(jì)方法

　　模擬集成電路設(shè)計(jì)可以分成兩個(gè)明顯與設(shè)計(jì)相關(guān)的步驟，即構(gòu)造電路的基本結(jié)構(gòu)和選擇直流電流和各晶體管的尺寸。構(gòu)造電路的基本結(jié)構(gòu)在本文中不作詳細(xì)討論，而對(duì)于選擇直流電流和各晶體管的尺寸，在典型情況下，模擬電路設(shè)計(jì)者任意地選擇電路支路的偏置電流開(kāi)始設(shè)計(jì)，根據(jù)所選擇的偏置電流和相關(guān)的工藝參數(shù)確定晶體管的尺寸。幾乎無(wú)法避免的是，設(shè)計(jì)者要不斷地重復(fù)調(diào)整電流值和器件的尺寸以達(dá)到設(shè)計(jì)指標(biāo)。

　　傳統(tǒng)的設(shè)計(jì)方法是假設(shè)晶體管工作于強(qiáng)反型區(qū)而將晶體管的柵極過(guò)載電壓VOV作為關(guān)鍵的設(shè)計(jì)變量[1]，其中VOV=VG - VTH。另外，當(dāng)晶體管工作于弱反型區(qū)時(shí)，根據(jù)簡(jiǎn)單的指數(shù)關(guān)系的I-V特征曲線(xiàn)進(jìn)行設(shè)計(jì)[2-3]。

　　然而隨著晶體管溝道長(zhǎng)度的不斷減小，短溝效應(yīng)越來(lái)越顯著。適用于長(zhǎng)溝道器件的平方律模型不再適應(yīng)。另外當(dāng)器件工作于弱反型區(qū)和強(qiáng)反型區(qū)中間的中等反型區(qū)時(shí)，平方律模型和弱反型區(qū)的指數(shù)模型均失效。而該區(qū)域在現(xiàn)代設(shè)計(jì)中越來(lái)越重要，這是因?yàn)樗鼘?duì)于高效率和低電壓設(shè)計(jì)，能夠在高跨導(dǎo)效率、低漏-源飽和電壓、最小速度飽和以及中等帶寬之間提供一種優(yōu)化折中。

2 EKV模型理論

　　gm/ID設(shè)計(jì)方法是基于EKV模型而提出的。EKV模型[4-5]是一種用于設(shè)計(jì)低電壓、低電流電路的MOS晶體管模型。EKV模型以襯底為參考電位，體現(xiàn)了晶體管固有的對(duì)稱(chēng)性。在這個(gè)模型中，所有的大信號(hào)和小信號(hào)變量在不同的工作區(qū)域都是連續(xù)的。對(duì)于這個(gè)模型所有方程的推出都采用同樣的方法。其結(jié)果表明反型層電荷Qinv是由Vp-Vch這一電壓差決定的，其中Vch是溝道電壓。而Vp為Vch的特定值，即對(duì)于給定的柵極電壓，當(dāng)反型層電荷為零時(shí)的Vch值。Vp只依賴(lài)于柵極電壓，因此可以認(rèn)為Vp是柵極電壓對(duì)于溝道所產(chǎn)生的等效效果。MOS晶體管的不同工作區(qū)域的方程用VP-VS和VP-VD的函數(shù)來(lái)表達(dá)。若采用的晶體管模型假設(shè)溝道內(nèi)是均勻摻雜的，則漏極電流ID可以被表達(dá)為正向分量電流IF和反向分量IR的差值。而這兩個(gè)分量通過(guò)一個(gè)特定的電流IS分別與VP-VS和VP-VD的函數(shù)成正比。這個(gè)函數(shù)在弱反型層為指數(shù)函數(shù)，在強(qiáng)反型層為二次函數(shù)。而在中等反型層的電流是通過(guò)一個(gè)適當(dāng)?shù)牟逯岛瘮?shù)建模得到的，這個(gè)插值函數(shù)使得電流從弱反型層到強(qiáng)反型層都有一個(gè)連續(xù)的表達(dá)式。

3 gm/ID設(shè)計(jì)方法

　　gm/ID的比值反映了電流（即功耗）轉(zhuǎn)化成跨導(dǎo)的效率，比如當(dāng)電流恒定時(shí)，gm/ID越大意著著跨導(dǎo)值越大。選擇gm/ID作為設(shè)計(jì)參數(shù)是因?yàn)橐韵氯齻€(gè)依存關(guān)系：

　　(1) 與模擬電路的性能直接相關(guān)；

　　(2) 能反映晶體管的工作區(qū)域；

　　(3) 提供了一個(gè)可確定晶體管尺寸的工具。

　　在gm/ID設(shè)計(jì)方法中引入了反型系數(shù)IC[6]來(lái)表征晶體管工作在哪個(gè)區(qū)域，IC定義如下所示：，其中n和u都隨著IC的增大而減小，因此，可以定義一個(gè)固定的IC0如下所示：

　　其中?？鐚?dǎo)效率gm/ID與反型系數(shù)IC的關(guān)系曲線(xiàn)與器件的尺寸無(wú)關(guān)。所以對(duì)于給定的設(shè)計(jì)工藝，只需要仿真出一條gm/ID-IC曲線(xiàn)，就可以適合所有的設(shè)計(jì)，給設(shè)計(jì)帶來(lái)了便利。如圖1所示，借助gm/ID和IC的關(guān)系曲線(xiàn)可以由gm/ID確定晶體管的工作區(qū)域[7-8]。

　　IC值與晶體管的工作區(qū)域的關(guān)系[9]如下：

　?、臝C＜0.1，晶體管工作在弱反型區(qū)；

　?、?.1＜IC＜10，晶體管工作在中等反型區(qū)；

　　⑶IC＞10，晶體管工作在強(qiáng)反型區(qū)。

　　由以上關(guān)系再對(duì)照?qǐng)D1可知，當(dāng)晶體管處于強(qiáng)反型區(qū)時(shí)，gm/ID值最小，當(dāng)晶體管處于弱反型區(qū)時(shí)，gm/ID值最大。中等反型區(qū)處于兩者之間，是一個(gè)過(guò)渡區(qū)域。

　　基于gm/ID的設(shè)計(jì)方法實(shí)際上就是以晶體管的偏置工作區(qū)域作為設(shè)計(jì)基礎(chǔ)。眾所周知，晶體管偏置于弱反型區(qū)具有更好的直流增益特性，而偏置于強(qiáng)反型區(qū)具有更好的帶寬特性。作為兩者的過(guò)渡區(qū)域，中等反型區(qū)兼容了兩者的優(yōu)點(diǎn)，是多種性能的折衷。

　　基于gm/ID的設(shè)計(jì)方法是基于圖表的思想。這里主要考慮兩組函數(shù)曲線(xiàn)。一組是圖2所示的標(biāo)準(zhǔn)化電流ID(W/L)的IC為變量的函數(shù)曲線(xiàn)。首先選擇IC的值，也就是確定器件的工作區(qū)域，晶體管的寬長(zhǎng)比W/L就可以從這組曲線(xiàn)中得到。另外一組重要的關(guān)系曲線(xiàn)是如圖3所示的IC和溝道長(zhǎng)度調(diào)制因子λ的函數(shù)關(guān)系，一旦λ和IC的值確定，晶體管的長(zhǎng)度就可以確定。

　　考慮上述gm/ID設(shè)計(jì)方法的特性可知設(shè)計(jì)過(guò)程包含兩個(gè)基本的設(shè)計(jì)維度。首先，從ID/(W/L)-IC和gm/ID-IC曲線(xiàn)確定每個(gè)晶體管的寬長(zhǎng)比W/L；然后考慮IC和λ的關(guān)系，從而得到L的值。

　　由上可以得到gm/ID方法的設(shè)計(jì)步驟如下：

　?、胚x擇合適的電流：通過(guò)電路性能的要求估算出各個(gè)支路的電流。

　?、七x擇合適反型系數(shù)IC：比如對(duì)于電流鏡中的MOS管，為了更好地匹配和減少噪聲，一般選擇其工作在強(qiáng)反型區(qū)；對(duì)于功耗要求高的電路，選擇MOS管工作在中等反型區(qū)。反型系數(shù)IC直接決定gm/ID，而直流增益正比于gm/ID，所以?xún)H從直流增益考慮gm/ID越大越好。

　　⑶選擇合適的溝道長(zhǎng)度：溝道的長(zhǎng)度需要在器件的面積、電路的穩(wěn)定性和直流增益之間做一個(gè)權(quán)衡。根據(jù)不同溝道長(zhǎng)度的λ-IC曲線(xiàn)來(lái)選取。

4 基于gm/ID的設(shè)計(jì)方法在OTA設(shè)計(jì)中的應(yīng)用

　　這一部分將前面所介紹的gm/ID設(shè)計(jì)方法應(yīng)用于一個(gè)兩級(jí)運(yùn)算跨導(dǎo)放大器的設(shè)計(jì)中。該運(yùn)算放大器的電路原理圖如圖4所示。

　　4.1 運(yùn)算放大器的設(shè)計(jì)

　　設(shè)計(jì)要求達(dá)到的性能指標(biāo)如下表1所示。

　?、烹娏鞯拇_定

　　首先確定補(bǔ)償電容CC的值。從相位裕度關(guān)系式，由60°的相位裕度可得可選CC為3 pF。

　　由擺率要求可得I5：

　　⑵S3的求解

　　M3和M4構(gòu)成電流鏡，為了確保更好地匹配和減少噪聲，并且考慮ICMR最大值的要求，選定IC3=15。

　　根據(jù)NMOS管的gm/ID和ID/(W/L)與IC的關(guān)系曲線(xiàn)，得到：

　　(gm/ID)3=6.33 μs/μA

　　(ID/(W/L))3=1.509 μA

　　根據(jù)晶體管的λ與IC的關(guān)系曲線(xiàn)，得到： λ3=0.29 V-1

　　⑶S1的求解

　　I1=I3=15 μA，gm1=2πCC×GB=94.25 μs

　　得：(gm/ID)1=6.3 μs/μA

　　根據(jù)NMOS管的gm/ID和ID/(W/L)與IC的關(guān)系曲線(xiàn)，得到：

　　IC1=17，(ID/(W/L))1=3.757 μA

　　同上可得： λ1=0.141 V-1

　?、萐5的求解

　　I5=30 μA，考慮M5的匹配和噪聲，M5應(yīng)該工作在強(qiáng)反型區(qū)，選定IC5=20，根據(jù)NMOS管的gm/ID和ID/(W/L)與IC的關(guān)系曲線(xiàn)和λ與IC的關(guān)系曲線(xiàn)，得到：

　　(gm/ID)5=5.68 μs/μA

　　(ID/(W/L))5=4.42 μA

　?、蒘6的求解

　　RHP零點(diǎn)Z1要高于10 GB，所以：

　　gm6≥10 gm1=942.5 μs。

　　選定gm6=942.5 μs，為了達(dá)到第一級(jí)電流鏡負(fù)載的正確鏡像，就要求 VSG4=VSG6，從而得到：

　　Von4=Von6=189.1 mV，IC6=9

　　同上可得： λ6=0.266 V-1

　　根據(jù)NMOS管的gm/ID和ID/(W/L)與IC的關(guān)系曲線(xiàn)，得到：

　　(gm/ID)6=10.1 μs/μA，(ID/(W/L))6=0.9 μA

　　I6=(gm)6((gm/ID)6)=93 μA

　?、蔛7的求解

　　I7=I6=93 μA，考慮到Vout最小值的擺幅要求，選定IC7=20。從而得到：

　　(gm/ID)7=5.69 μs/μA，(ID/(W/L))7=4.42 μA

　　根據(jù)晶體管的λ與IC的關(guān)系曲線(xiàn)，得到：λ7=0.144 V-1。

　　4.2 運(yùn)算放大器驗(yàn)證

　?、欧l特性和相頻特性

　　經(jīng)過(guò)仿真驗(yàn)證得AV=76.366 dB，相位裕度ΦM=49°，增益帶寬GB=5.1 MHz

　?、艻CMR

　　經(jīng)過(guò)仿真驗(yàn)證得ICMR最小值為0.101 9 V，最大值為4.893 V。表2為gm/ID方法與傳統(tǒng)方法設(shè)計(jì)仿真結(jié)果的對(duì)比。表中明顯顯示出了gm/ID方法的優(yōu)勢(shì)。

5 總結(jié)

　　本文提出了基于晶體管gm/ID特性的模擬電路設(shè)計(jì)方法，這種設(shè)計(jì)方法利用gm/ID和標(biāo)準(zhǔn)化電流ID/(W/L)與IC的關(guān)系，調(diào)制因子λ和IC的關(guān)系來(lái)對(duì)電路進(jìn)行設(shè)計(jì)。gm/ID-ID/(W/L)-IC之間的關(guān)系與器件的尺寸無(wú)關(guān)，只要仿真一條gm/ID-ID/(W/L)-IC的關(guān)系曲線(xiàn)，就可以應(yīng)用于所有的設(shè)計(jì)，極大地方便了設(shè)計(jì)者。與此同時(shí)也適用于晶體管工作于所有的工作區(qū)域，對(duì)于低電壓、低功耗的設(shè)計(jì)具有極大的優(yōu)勢(shì)。另外，它的一個(gè)很大的優(yōu)點(diǎn)是從手工計(jì)算到SPICE仿真，不會(huì)像傳統(tǒng)方法那樣忽略過(guò)多的不確定的調(diào)制因素而產(chǎn)生較大的設(shè)計(jì)誤差。

　　使用該設(shè)計(jì)方法設(shè)計(jì)的運(yùn)算放大器得到了很好的仿真結(jié)果，驗(yàn)證了所提出的設(shè)計(jì)方法的可行性，向模擬電路的快速準(zhǔn)確和高性能要求的設(shè)計(jì)方向邁出了很大一步。

參考文獻(xiàn)

　　[1] ALLEN P E, HOLBERG D R. CMOS模擬集成電路設(shè)計(jì)，(第3版)[M]. 馮軍,李智群, 譯. 北京：電子工業(yè)出版社，2005.

　　[2] BAKER R J. CMOS電路設(shè)計(jì)、布局、仿真(第2版)[M]. 劉艷艷，張為,譯. 北京:人民郵電出版社，2008.

　　[3] 拉扎維. 模擬CMOS集成電路設(shè)計(jì)[M]. 陳貴燦，程軍，張瑞智, 等, 譯. 西安:西安交通大學(xué)出版社，2003:13－18.

　　[4] Enz c c, Krummenacher F, Vittoz E A. An analytical MOS transistor model valid in All regions of operation and dedicated to low-voltage and low-current applications[J]. analog Integrated circuits and Signal Processing, 1995,8(1),83-114.

　　[5] 柳美蓮. 基于EKV襯底驅(qū)動(dòng)MOSFETs的超低功耗運(yùn)算放大器設(shè)計(jì)[D]. 北京：中國(guó)科學(xué)院研究生院，2006.

　　[6] 吳貴能,周瑋,李儒章. 一種基于跨導(dǎo)電流比-反型系數(shù)-過(guò)驅(qū)動(dòng)電壓的設(shè)計(jì)方法[J]. 微電子學(xué), 38(5):656-659．

　　[7] 陳德斌，常昌遠(yuǎn). 基于gm/ID參數(shù)的運(yùn)算放大器設(shè)計(jì)[J]. 電腦知識(shí)與技術(shù), 2007(1):1020-1022.

　　[8] 李新，王業(yè)飛，楊國(guó)坤. 一種基于gm/ID方法設(shè)計(jì)的可變?cè)鲆娣糯笃鱗J]. 電子設(shè)計(jì)工程, 20(24):146-149.

　　[9] SILVEIRA F，F(xiàn)LANDRE D，JESPERS PG A. A gm/ID based methodology for the design of CMOS analog circuits and its application to the synthesis of a silicon-on-insulator micropower OTA[J]. IEEE J Sol Sta Circ. 1996，31(9)：1314-1319．