《電子技術(shù)應(yīng)用》
您所在的位置:首頁 > 電源技術(shù) > 業(yè)界動(dòng)態(tài) > 芯片設(shè)計(jì)日趨復(fù)雜 新制程需求挑戰(zhàn)多

芯片設(shè)計(jì)日趨復(fù)雜 新制程需求挑戰(zhàn)多

2015-07-31

  隨著技術(shù)不斷進(jìn)步,市場對(duì)設(shè)備秏電量的要求也越來越嚴(yán)格。小至移動(dòng)裝置、大到資料中心,低秏電的要求已經(jīng)對(duì)半導(dǎo)體生態(tài)系統(tǒng)產(chǎn)生龐大壓力。不僅既有的設(shè)計(jì)及架構(gòu)需重新考量,應(yīng)用的技術(shù)及驗(yàn)證方法需改變,甚至對(duì)結(jié)果的預(yù)期也需重新調(diào)整。即使如此,電力的問題還是如影隨形,無法輕易解決。

  據(jù)Semiconductor Engineering網(wǎng)站報(bào)導(dǎo),在過去,常面對(duì)的電源問題不外乎漏電流(current leakage)、電遷移(electromigration)、靜電放電(electrostatic discharge)、電阻電容延遲(RC delay)或設(shè)計(jì)不良而縮短電池壽命等。而這些問題均由大型且復(fù)雜的工程團(tuán)隊(duì)負(fù)責(zé)處理。即使問題無法緩解,最后仍可要求制造廠調(diào)整制程解決。

  不過在55納米制程躍升為物聯(lián)網(wǎng)(IoT)設(shè)備主流后,及芯片設(shè)計(jì)要求運(yùn)用多核心的趨勢(shì)下,待解決的電力范疇常高達(dá)數(shù)百項(xiàng),設(shè)計(jì)工程師不得不提升電源技術(shù)復(fù)雜度因應(yīng)。

  同時(shí),制造端也不似過往可輕易調(diào)整制程解決電源問題。為此,晶圓廠已嘗試運(yùn)用包括減少導(dǎo)線間閘極氧化層(Gate Oxide),或在16及14納米制程增加動(dòng)態(tài)電力密度,甚至采用更大型、更昂貴的次世代制程因應(yīng)越趨復(fù)雜的設(shè)計(jì),以解決秏電問題。

  據(jù)國際半導(dǎo)體技術(shù)發(fā)展藍(lán)圖(ITRS Roadmap)估測(cè),當(dāng)制程從45納米降至10納米,芯片效能將提升1.3倍,而耗電將減少4.5倍,電晶體的數(shù)量也能增加1倍。不過,這樣的推估顯然過于樂觀。欲解決電力與效能問題,各個(gè)方面均需做出調(diào)整。

  電力與效能是一體二面。在過去,效能達(dá)標(biāo)后電力設(shè)計(jì)即使不符要求,最后問題總能解決。但自從智能型手機(jī)出現(xiàn),情況開始改觀。一般來說,電力設(shè)計(jì)需考量四項(xiàng)重點(diǎn),包括密度(熱平衡)、輸送(尖峰管理)、漏電(閑置耗電)及壽命(可靠性)等,而調(diào)整設(shè)計(jì)架構(gòu)(Architecture)效果較為顯著。

  舉例來說,在思考架構(gòu)時(shí)就需將電源納入考量,并與后續(xù)設(shè)計(jì)做整合。同時(shí),設(shè)計(jì)端也需對(duì)應(yīng)架構(gòu)的變化據(jù)以調(diào)整并降低秏電。

  此外,設(shè)計(jì)上也可采用近臨界(Near-Threshold)或次臨界(Sub-Threshold)技術(shù)協(xié)助。近臨界或次臨界技術(shù)是除了考量新封裝方式、采用新型態(tài)存儲(chǔ)器或客制芯片外,業(yè)界尋求解決秏電問題的方法之一。不過,這些方法大多仍在研發(fā)階段,實(shí)際幫助有限。

  安謀(ARM)指出,在65~130納米制程中,僅需考慮大約10項(xiàng)關(guān)于制程、電壓和溫度(Process, Voltage and Temperature;PVT)的制程臨界參數(shù)(Corner)。但到了16或14納米,PVT參數(shù)增至50項(xiàng)以上,大幅提升設(shè)計(jì)難度。再加上高達(dá)上百項(xiàng)的電源管控項(xiàng)目,傳統(tǒng)驗(yàn)證工具及方法均不足以因應(yīng)。

  明導(dǎo)國際(Mentor Graphics)高層指出,面對(duì)復(fù)雜的電源問題,需要新的工具協(xié)助工程師在設(shè)計(jì)系統(tǒng)單芯片(SoC)時(shí)即將電源納入考量。好消息是,這些工具正在逐步改進(jìn),變得更有彈性。

  電源問題已經(jīng)快速成為芯片設(shè)計(jì)時(shí)最棘手的問題之一。隨著制程不斷精進(jìn)及更多元件的采用,電源問題只會(huì)變得更多、更繁雜且更需秏時(shí)解決。若無法適當(dāng)因應(yīng),不僅開發(fā)時(shí)程將拉長,驗(yàn)證無法落實(shí),甚至產(chǎn)品可靠性都將受質(zhì)疑,影響巨大。


本站內(nèi)容除特別聲明的原創(chuàng)文章之外,轉(zhuǎn)載內(nèi)容只為傳遞更多信息,并不代表本網(wǎng)站贊同其觀點(diǎn)。轉(zhuǎn)載的所有的文章、圖片、音/視頻文件等資料的版權(quán)歸版權(quán)所有權(quán)人所有。本站采用的非本站原創(chuàng)文章及圖片等內(nèi)容無法一一聯(lián)系確認(rèn)版權(quán)者。如涉及作品內(nèi)容、版權(quán)和其它問題,請(qǐng)及時(shí)通過電子郵件或電話通知我們,以便迅速采取適當(dāng)措施,避免給雙方造成不必要的經(jīng)濟(jì)損失。聯(lián)系電話:010-82306118;郵箱:aet@chinaaet.com。