0 引言

    隨著電子產(chǎn)品向輕、薄、短、小的趨勢(shì)發(fā)展，在互連基板內(nèi)層制造或埋入無(wú)源器件以實(shí)現(xiàn)元件高密度集成的埋入式無(wú)源器件技術(shù)受到廣泛關(guān)注。該技術(shù)可有效減小基板面積，提高布線密度，降低生產(chǎn)成本。然而元件集成度提高的同時(shí)基板內(nèi)單位體積的功耗增大、發(fā)熱量增加，高溫環(huán)境影響埋入式器件的工作壽命并導(dǎo)致相關(guān)參數(shù)值改變，當(dāng)溫度升高到一定程度，埋入式器件可能因失效而停止工作。因此有必要對(duì)埋入式基板的散熱問(wèn)題進(jìn)行研究，分析參數(shù)不同的元器件相互間的位置關(guān)系對(duì)溫度場(chǎng)分布的影響，尋求散熱效果最佳的布局方案，保證基板正常工作。

    電子元件布局屬于組合優(yōu)化問(wèn)題，遺傳算法是計(jì)算數(shù)學(xué)中的一種全局優(yōu)化算法，非常適合解決大規(guī)模的組合優(yōu)化問(wèn)題。近年來(lái)已有學(xué)者將遺傳算法應(yīng)用到該領(lǐng)域研究中，如文獻(xiàn)[1]利用遺傳算法解決單層SMT電子元件的熱布局優(yōu)化，文獻(xiàn)[2，3]利用遺傳算法進(jìn)行兩層3D-MCM芯片的熱布局設(shè)計(jì)等。但由于遺傳算法存在特有的早熟收斂現(xiàn)象, 在進(jìn)化早期種群多樣性急劇減少，群體缺乏有效的等位基因，在遺傳算子作用下不再生成高階競(jìng)爭(zhēng)模式。因此，采用標(biāo)準(zhǔn)遺傳算法進(jìn)行熱布局優(yōu)化得到的優(yōu)化結(jié)果有可能并非全局最優(yōu)解，而是某個(gè)隨機(jī)的非優(yōu)個(gè)體。

    本文以埋入式無(wú)源器件為研究對(duì)象，針對(duì)標(biāo)準(zhǔn)遺傳算法在電子元件熱布局優(yōu)化中存在的問(wèn)題，通過(guò)改進(jìn)以熱疊加模型為基礎(chǔ)的適應(yīng)度函數(shù)，采用模糊邏輯控制器自適應(yīng)調(diào)整遺傳算法的交叉概率和變異概率，提高搜索全局最優(yōu)解的精確度，以及對(duì)長(zhǎng)時(shí)間未進(jìn)化的種群執(zhí)行局部災(zāi)變等措施維持種群多樣性并抑制早熟收斂，以獲得更好的布局排列。

1 埋入式電阻布局描述

    埋入式無(wú)源器件的主要發(fā)熱源是電阻元件，電阻的功率對(duì)PCB板的溫升具有顯著影響，且電阻在基板中的位置不同，其溫升不同，對(duì)鄰近器件的溫度影響也不同^[4]。不合理的布局將導(dǎo)致基板局部溫度過(guò)高或溫度梯度過(guò)大，從而降低電路板的整體性能及可靠性。本文采用模糊遺傳算法對(duì)埋入式電阻的位置布局進(jìn)行優(yōu)化,得到電阻在某種散熱條件下的最優(yōu)布局,使埋入式基板內(nèi)部各處溫度趨于平均和最高溫度降低。為簡(jiǎn)化計(jì)算,本文將功耗不同、材料和尺寸相同的電阻在基板內(nèi)部建立一個(gè)兩層布局排列，如圖1所示，底層和上層各有9個(gè)電阻,底層電阻和頂層電阻每?jī)蓚€(gè)重疊在一起。在采用遺傳算法進(jìn)行布局優(yōu)化的過(guò)程中需要對(duì)電阻的位置進(jìn)行編碼,則先對(duì)各電阻進(jìn)行編號(hào)(從1～18)，數(shù)字編號(hào)對(duì)應(yīng)其相應(yīng)功率,也表示電阻的位置,電阻1的功率最小,電阻18的功率最大。

2 模糊遺傳算法優(yōu)化埋入式電阻布局

2.1 適應(yīng)度函數(shù)設(shè)計(jì)

    在利用遺傳算法進(jìn)行電子元件優(yōu)化布局設(shè)計(jì)時(shí)，通常以電子元件的溫度為優(yōu)化目標(biāo)，當(dāng)溫度達(dá)到最小時(shí)為最優(yōu)解。文獻(xiàn)[1-3]采用Balwant Singh Lall等人提出的熱疊加模型中的溫度計(jì)算公式^[5]作為遺傳算法的適應(yīng)度函數(shù)，其基本原理是：在計(jì)算任一處電子元件的溫度時(shí)，除考慮相鄰電子元件發(fā)熱產(chǎn)生的影響外，還需考慮其他電子元件對(duì)此處的熱量貢獻(xiàn)。在電子元件上的熱分布是：元件中心最熱，隨著與中心距離的增加，熱分布單調(diào)降低。由此得到電子元件內(nèi)、外熱分布方程分別為：

其中B_i為畢奧數(shù)，I₀和I₁為變形的第一類(lèi)0階和1階貝塞爾函數(shù)，K₀和K₁為變形的第二類(lèi)0階和1階貝塞爾函數(shù)。

    利用疊加原理，由式(1)得到電子元件上任一點(diǎn)溫度；為簡(jiǎn)化計(jì)算，以電子元件中心處的溫度表示該元件溫度，因此D⁺=0，I₀=1，式(1)簡(jiǎn)化為：

    由式(3)可以求出各電子元件的自身溫度T_io，由式(2)求出某一元件j對(duì)元件i的貢獻(xiàn)溫度T_ji，因此，可得每一個(gè)元件在基板上的溫度：

式中M為基板中電子元件的總數(shù)。則遺傳算法的適應(yīng)度函數(shù)定義為所有電子元件溫度的平均值：

    由于計(jì)算式(2)和式(3)需貝塞爾函數(shù)，為降低計(jì)算復(fù)雜度，采用多項(xiàng)式方程簡(jiǎn)化后^[6]，得到某一元件i的自身溫度為：

式中A_i為某一元件i的功率，A_max為所有元件中的最大功率；某一元件j對(duì)元件i的貢獻(xiàn)溫度為：

D_ji表示元件j和元件i的距離，R_i為元件i半徑。

    然而，通過(guò)大量仿真實(shí)驗(yàn)發(fā)現(xiàn)，以式(5)所示的適應(yīng)度函數(shù)作為遺傳進(jìn)化目標(biāo)的缺點(diǎn)是搜索到的最優(yōu)布局不具有唯一性。

    針對(duì)上述問(wèn)題，算法在原適應(yīng)度函數(shù)式(5)的基礎(chǔ)上增加了兩個(gè)修正項(xiàng)，如式(8)所示，Ave為原適應(yīng)度函數(shù)值，修正項(xiàng)Max代表所有元件的最高溫度，修正項(xiàng)Diff代表元件最高溫度與最低溫度的差值。公式中各項(xiàng)參數(shù)權(quán)重的最優(yōu)取值由實(shí)驗(yàn)驗(yàn)證得到。以0.1為步長(zhǎng)，Ave項(xiàng)的權(quán)重從0～1遍歷取值，修正項(xiàng)Max和Diff的權(quán)重在此基礎(chǔ)上取遍所有可能的組合，經(jīng)仿真實(shí)驗(yàn)反復(fù)驗(yàn)證，當(dāng)Ave項(xiàng)權(quán)重為0.8、兩個(gè)修正項(xiàng)的權(quán)重均為0.1時(shí)，搜索效果最佳。修正后的適應(yīng)度函數(shù)與式(5)相比評(píng)價(jià)標(biāo)準(zhǔn)更全面，可有效防止遺傳進(jìn)化過(guò)程中因單一進(jìn)化目標(biāo)而陷入局部最優(yōu)解。   

2.2 模糊邏輯控制器設(shè)計(jì)

    本文采用模糊邏輯控制器自適應(yīng)調(diào)整遺傳算法參數(shù)的思路，如圖2所示，模糊邏輯控制器有兩個(gè)輸入變量和兩個(gè)輸出變量，輸入變量為遺傳算法的當(dāng)前進(jìn)化代數(shù)gen，以及進(jìn)化過(guò)程中最優(yōu)適應(yīng)度值未改變的次數(shù)num，輸出變量為遺傳算法的交叉概率P_c和變異概率P_m。各輸入變量的模糊論域都?xì)w一化到[0,1]范圍，輸出變量P_c和P_m的論域分別為[0.7,1]和[0，0.3]。

    模糊邏輯控制器的規(guī)則如表1所示，各輸入、輸出變量的語(yǔ)言值都設(shè)為三個(gè)，分別是S、M 和B，對(duì)于輸入變量gen，S代表進(jìn)化早期，M 代表進(jìn)化中期，B代表進(jìn)化后期；對(duì)于其他變量，S代表小，M 代表中，B代表大。共有9條規(guī)則。規(guī)則1～3表示進(jìn)化早期，種群多樣性較好，P_c和P_m隨著num變化相應(yīng)增大或減?。灰?guī)則4～6表示進(jìn)化中期，種群多樣性逐漸下降，對(duì)P_c和P_m賦值力度比早期偏大；規(guī)則7～9表示進(jìn)化后期，種群趨于收斂，為避免破壞已找到的最優(yōu)解，對(duì)P_c和P_m的賦值力度比早期偏小。

    在某些極端情況下，當(dāng)自適應(yīng)調(diào)整交叉概率和變異概率也無(wú)法阻止種群多樣性在進(jìn)化早期迅速衰減時(shí)，需相應(yīng)的人工干預(yù)以維持種群多樣性，防止種群過(guò)早收斂。具體措施是在進(jìn)化早期或中期，對(duì)超過(guò)50代沒(méi)有尋找到更優(yōu)適應(yīng)度值的種群執(zhí)行局部災(zāi)變，將種群中適應(yīng)度值最差的10%個(gè)體更換為當(dāng)前種群最優(yōu)個(gè)體不同變異體。

    圖3是模糊遺傳算法優(yōu)化埋入式電阻布局的主要流程，算法分別對(duì)上下層電阻實(shí)施遺傳操作，依次執(zhí)行初始種群生成、交叉、變異和進(jìn)化逆轉(zhuǎn)操作，但共用模糊邏輯控制器輸出的交叉概率P_c和變異概率P_m，而在計(jì)算適應(yīng)度函數(shù)和局部災(zāi)變時(shí)，將兩個(gè)種群作為整體進(jìn)行評(píng)價(jià)及更新。

2.3 熱布局優(yōu)化實(shí)現(xiàn)及結(jié)果

    表2為標(biāo)準(zhǔn)遺傳算法與模糊遺傳算法優(yōu)化兩層埋入式電阻布局的300次統(tǒng)計(jì)結(jié)果對(duì)比分析，標(biāo)準(zhǔn)遺傳算法在進(jìn)化早期收斂的比率約占30%，在進(jìn)化中后期正常收斂的比例不足50%，在進(jìn)化末期遲滯收斂的比例也偏高，占22%，且早熟收斂和遲滯收斂所得的平均最優(yōu)解都高于進(jìn)化中后期正常收斂所得最優(yōu)解。模糊遺傳算法在進(jìn)化早期收斂比例下降到1.67%，而有81%的概率能夠在進(jìn)化中后期正常收斂，在進(jìn)化末期遲滯收斂的比例也較標(biāo)準(zhǔn)遺傳算法下降了約5%，且在進(jìn)化中后期搜索到的平均最優(yōu)解比早熟收斂和遲滯收斂時(shí)得到的解更優(yōu)。圖4是模糊遺傳算法300次計(jì)算中搜索到的最優(yōu)布局結(jié)果，由此得到的熱布局規(guī)則是：上層各大功率電阻分布于四角，小功率電阻圍繞在大功率電阻周?chē)?；下層電阻的分布?yīng)盡量避免上下層大功率電阻疊在一起，造成局部溫度過(guò)高。

3 優(yōu)化結(jié)果有限元仿真實(shí)驗(yàn)驗(yàn)證

    為驗(yàn)證模糊遺傳算法的熱布局優(yōu)化效果，將優(yōu)化前隨機(jī)布局、采用標(biāo)準(zhǔn)遺傳算法及模糊遺傳算法的優(yōu)化布局結(jié)果（見(jiàn)圖5）使用ANSYS有限元分析軟件建立熱分析模型，對(duì)溫度場(chǎng)分布情況進(jìn)行對(duì)比分析。

    有限元熱分析模型的參數(shù)設(shè)置如下：PCB板的材料是FR-4，熱導(dǎo)率為1.7 W/(m·K)，環(huán)境溫度是22 ℃，表面對(duì)流冷卻系數(shù)是25 W/(m²·K)；埋入式電阻尺寸為2 mm×1.25 mm×0.5 mm。

    圖6和表3是采用有限元熱分析得到的三種布局的溫度場(chǎng)分布及相關(guān)參數(shù)統(tǒng)計(jì)。從以上圖表可知，與優(yōu)化前隨機(jī)布局及標(biāo)準(zhǔn)遺傳算法優(yōu)化布局結(jié)果相比，模糊遺傳算法的優(yōu)化布局結(jié)果其溫度場(chǎng)分布更均勻，且在基板的最高溫度方面，優(yōu)化前隨機(jī)布局為69.015 ℃，標(biāo)準(zhǔn)遺傳算法的優(yōu)化布局結(jié)果為63.849 ℃，模糊遺傳算法的優(yōu)化布局結(jié)果為53.668 ℃，與前兩種布局相比分別下降了15.347 ℃和10.181 ℃；在最大溫差方面，優(yōu)化前隨機(jī)布局為13.396 ℃，標(biāo)準(zhǔn)遺傳算法的優(yōu)化布局結(jié)果為12.073 ℃，模糊遺傳算法的優(yōu)化布局結(jié)果為10.6 ℃，較前兩種布局分別下降了2.796 ℃和1.473 ℃。

4 優(yōu)化結(jié)果實(shí)驗(yàn)驗(yàn)證

    為進(jìn)一步驗(yàn)證模糊遺傳算法的熱布局優(yōu)化結(jié)果的正確性，本文還根據(jù)模糊遺傳算法的熱布局優(yōu)化結(jié)果制作相應(yīng)的測(cè)試樣件，對(duì)測(cè)試樣件進(jìn)行通電測(cè)試并測(cè)量樣件在通電后的溫度分布結(jié)果，以此驗(yàn)證熱布局優(yōu)化量樣件在通電后的溫度分布結(jié)果，以此驗(yàn)證熱布局優(yōu)化結(jié)果的正確性。

    實(shí)驗(yàn)測(cè)試樣件制作時(shí)首先選取長(zhǎng)度為15 cm、寬度為10 cm、厚度為2 mm的雙面覆銅PCB板，使用數(shù)控機(jī)床加工出凹槽，在PCB板上、下兩面形成雙面對(duì)稱(chēng)、深度為0.6 mm的凹槽（單面三條、雙面共六條凹槽）。所有凹槽槽寬均為2 mm，槽間距5 mm。再按照?qǐng)D5的三種布局排列，將相應(yīng)阻值的電阻分別埋入所開(kāi)的上、下凹槽槽內(nèi)，從而形成與圖7所示布局一致的上、下兩層的埋入式電阻布局。各埋入電阻之間采用串聯(lián)形式、利用銅線進(jìn)行連接。實(shí)驗(yàn)選用的電阻為0805型貼片電阻，幾何尺寸為2 mm×1.25 mm×0.5 mm。在完成電阻的電氣連接后，再使用環(huán)氧樹(shù)脂將所有凹槽進(jìn)行填充，從而最終實(shí)現(xiàn)所需的埋入式電阻布局。圖7所示即為經(jīng)過(guò)環(huán)氧樹(shù)脂填充后不同埋入式電阻布局的實(shí)驗(yàn)樣件。（圖中所示僅為上表面凹槽內(nèi)埋入的9個(gè)電阻）。

    制作完不同埋入式電阻布局的實(shí)驗(yàn)測(cè)試樣件后，對(duì)各個(gè)實(shí)驗(yàn)樣件通電。為使電阻產(chǎn)生更多的熱量以利于溫度測(cè)量，選擇加載220 V交流電。通電20 min后，利用熱成像儀對(duì)各個(gè)實(shí)驗(yàn)樣件溫度進(jìn)行檢測(cè)，得到如圖8所示三種布局的溫度分布圖，各種布局下的實(shí)測(cè)溫度參數(shù)如表4所示。

    由圖8和表4所示數(shù)據(jù)可知，實(shí)驗(yàn)樣件的熱成像溫度分布測(cè)試結(jié)果與有限元熱分析的仿真結(jié)果基本一致，在電路板的最高溫度方面，優(yōu)化前隨機(jī)布局為66 ℃，標(biāo)準(zhǔn)遺傳算法的優(yōu)化布局結(jié)果為59 ℃，模糊遺傳算法的優(yōu)化布局結(jié)果為51 ℃，與前兩種布局相比分別下降了15 ℃和8 ℃；在最大溫差方面，優(yōu)化前隨機(jī)布局為8 ℃，標(biāo)準(zhǔn)遺傳算法的優(yōu)化布局結(jié)果為7 ℃，模糊遺傳算法的優(yōu)化布局結(jié)果為5 ℃，較前兩種布局分別下降了3 ℃和2 ℃，從而驗(yàn)證了模糊遺傳算法進(jìn)行熱布局優(yōu)化的有效性和優(yōu)越性。

5 結(jié)論

    本文提出一種基于模糊遺傳算法的兩層埋入式電阻元件熱布局優(yōu)化方法，通過(guò)設(shè)計(jì)遺傳算法的適應(yīng)度函數(shù)、采用模糊邏輯控制規(guī)則自適應(yīng)調(diào)整交叉概率和變異概率，以及對(duì)長(zhǎng)時(shí)間未進(jìn)化的種群執(zhí)行局部災(zāi)變等措施來(lái)保持種群多樣性并抑制早熟收斂，使算法最終收斂于全局最優(yōu)解。與采用標(biāo)準(zhǔn)遺傳算法進(jìn)行熱布局優(yōu)化的方法相比，本文算法在保持種群多樣性及搜索全局最優(yōu)解方面具有明顯優(yōu)勢(shì)，且ANSYS溫度場(chǎng)分布以及實(shí)驗(yàn)樣件的熱成像結(jié)果顯示其最高溫度及最大溫差都有較大幅度降低。根據(jù)優(yōu)化結(jié)果獲得的兩層電子元件熱布局規(guī)則除適用于本文所研究的埋入式電阻，對(duì)其他電子元件的熱布局設(shè)計(jì)也具有指導(dǎo)作用。但是，由于遺傳算法本身具有較高的復(fù)雜度，增加了模糊邏輯控制后計(jì)算復(fù)雜度進(jìn)一步提高，不利于實(shí)時(shí)性的實(shí)現(xiàn)。在今后的研究中，將考慮融合優(yōu)化精度更高、速度更快的進(jìn)化計(jì)算方法，如粒子群算法和蟻群算法等應(yīng)用到埋入式電子元件的熱布局設(shè)計(jì)中。

參考文獻(xiàn)

[1] 閆德勁，周德儉，黃春躍，等.基于遺傳算法的表面組裝電子元件熱布局優(yōu)化[J].電子機(jī)械工程，2007，23(2)：12-17.

[2] Huang Chunyue，Li Tianming，Liang Ying，et al.Study on thermal placement optimization of embedded MCM[C].Advanced Materials Research. Switzerland：Trans Tech Publications，2011：2269-2273.

[3] 梁穎，黃春躍，閻德勁，等.基于熱疊加模型的疊層3D多芯片組件芯片熱布局優(yōu)化研究[J].電子學(xué)報(bào)，2009，37(11)：2520-2524.

[4] 陳清遠(yuǎn)，容錦泉.埋入式電阻的熱特性研究[J].電子元件與材料，2005，24(12)：61-63.

[5] LALL B S，KABIR A.Thermal design rules for electronic components on conducting boards in passively cooled Enclosures[C].Proceedings of the 4th Intersociety Conference on Thermal Phenomena in Electronic Systems.New York，1994：50-61.

[6] 徐寧，洪先龍，陳松，等.熱約束的BBL布局算法研究[J].計(jì)算機(jī)輔助設(shè)計(jì)與圖形學(xué)學(xué)報(bào)，2005，117(16)：1312-1315.