《電子技術應用》
您所在的位置:首頁 > 其他 > 設計應用 > 一種可編程寬帶放大器的設計
一種可編程寬帶放大器的設計
摘要: 以可編程增益放大器THS7001和可變增益放大器AD603為核心,設計一種可編程寬帶運算放大器。該電路增益調節(jié)范圍為-6~70 dB,步進間距為6dB,AGC為60 dB,-3 dB通頻帶為40 Hz~15MHz。
關鍵詞: 寬帶 放大器 AD603 CFB
Abstract:
Key words :

  1 引言

  隨著微電子技術的發(fā)展,寬帶放大器在科研中具有重要作用。寬帶運算放大器廣泛應用于A/D轉換器、D/A 轉換器、有源濾波器、波形發(fā)生器、視頻放大器等電路。這些電路要求運算放大器具有較高的頻帶寬度,電壓增值。為此,以可編程增益放大器THS7001和可變增益放大器AD603為核心,設計一種可編程寬帶運算放大器。該電路增益調節(jié)范圍為-6~70 dB,步進間距為6dB,AGC為60 dB,-3 dB通頻帶為40 Hz~15MHz。矩陣鍵盤設置增益值、步進,點陣液晶顯示實時電壓有效值,人機界面友好,操作簡單方便。

  2 系統(tǒng)總體設計方案

  該系統(tǒng)主要由可控增益放大器、功率放大與峰值檢波、單片機顯示和控制3大模塊組成。其中可變增益放大器以THS7001和AD603為核心。單片機控制THS7001實現(xiàn)增益粗調,并通過D/A轉換控制AD603實現(xiàn)增益細調,從而使總增益在- 6~70 dB的寬頻帶范圍內線性變化。前置放大器采用由寬帶電壓型反饋運放THS4011構成的射極跟隨器,可有效提高輸入電阻;后級功率放大器采用電流型反饋運放AD811,提高系統(tǒng)帶負載能力。由二極管峰值檢波電路測量峰值,并通過A/D轉換、D/A轉換實現(xiàn)自動增益控制。通過鍵盤手動預置增益值,LCD實時顯示預置增益值并輸出有效值。其系統(tǒng)總體設計框圖如圖1所示。

系統(tǒng)總體設計框圖

  3 器件選型及理論分析

  3.1 輸入級電路運放選型

  由于該電路噪聲主要取決于第一級放大器。所以選擇第一級運放成為決定噪聲大小的關鍵。電壓反饋型(VFB)運算放大器具有同相和反向輸人端阻抗基本相同(均為高阻),低噪聲,更好的直流特性,增益帶寬積為常數(shù)。反饋電阻的取值自由等特點:而電流反饋型(CFB)運算放大器則具有同相輸入端為高阻阻,反向輸入端為低阻抗,帶寬不受增益影響,壓擺率更快,反饋電阻的取值有限制等特點。由此看出,CFB放大器適用于那些需要壓擺率快、低失真和可設置增益而不影響帶寬的電路;而VFB放大器則適用于那些需要低調電壓、低噪聲的電路。因此選用電壓反饋型運放THS4011作為前級輸入。THS4011是一款高速低噪聲運算放大器,其帶寬為290 MHz,壓擺率為310 V/μs,輸入噪聲為。

增益控制電路

  4.2 峰值檢波電路

  峰值檢波電路由二極管電路和電壓跟隨器組成。其工作原理:當輸入電壓正半周通過時,檢波管 VU2導通,對電容C1、C2充電,直到到達峰值。三極管的基極由FPGA控制,產(chǎn)生1Oμs的高電平使電容放電,以減少前一頻率測量對后一頻率測量的影響,提高幅值測量精度。其中Vu1為常導通,以補償VU2上造成的壓降。適當選擇電容值,使得電容放電速度大于充電速度,這樣電容兩端的電壓可保持在最大電壓處,從而實現(xiàn)峰值檢波。

  該電路能夠檢測寬范圍信號頻率,較低的被測信號頻率,檢波紋波較大,但通過增加小電容和大電容并聯(lián)構成的電容池可濾除紋波。而后級隔離,則增加由OPA277構成的射極跟隨器,如圖3所示。

峰值檢波電路

  5 系統(tǒng)軟件設計

  5.1 程序部分設計

  系統(tǒng)軟件設計遵循結構化和層次化原則,由一個主程序及若干子程序構成。主程序通過調用子程序控制子程序間的時序,從而使整個程序正常運行。系統(tǒng)軟件設計部分由單片機和FPGA組成。單片機主要完成讀取鍵值、控制增益和顯示功能。而FPGA則作為總線控制器,管理鍵盤、液晶和A/D轉換器與單片機之間的數(shù)據(jù)交換。以Ouartus II 7.2為設計環(huán)境,用Verilog HDL硬件描述語言編程,完成各功能模塊的設計,并仿真測試設計好的各個模塊,再將各個模塊相互連接。程序以按鍵中斷為主線,以各項功能為分支,圖4為程序流程。

程序流程

  5.2 FPGA部分設計

  FPGA主要完成A/D、D/A轉換器的串并轉換。采用12位D/A轉換器TLV5618,該器件是串行接口,大大節(jié)約系統(tǒng)端口資源,但MCU的P0、 P2端口是并行口,與串行器件的時序匹配較復雜,用靜態(tài)口P1端口模擬串行口時序又會占用MCU很多處理時間,影響系統(tǒng)效率。

  為使MCU對串行器件操作簡單,把串行時序在FPGA中用狀態(tài)機描述,同時該控制狀態(tài)機又對MCU提供P0口、CS、WR的微機標準時序接口形式,這樣MCU只需選中相應地址,就可寫入所要得到的電壓數(shù)據(jù),狀態(tài)機會完成串并轉換。

  以串行接口時序將數(shù)據(jù)寫入器件并鎖存,與寫IO端口操作一樣簡單方便,而D/A轉換器模塊的輸出端既可得到相應輸出電壓,又達到控制增益的目的。

  AGC部分采用循環(huán)結構,將A/D轉換采樣得到的數(shù)據(jù)與預設值循環(huán)相比較,再通過D/A轉換控制增益倍數(shù),從而實現(xiàn)自動增益控制。

  6 測試方案及測試數(shù)據(jù)

  該系統(tǒng)使用專門的測試儀器,包括單片機仿真器、雙蹤示波器、PC機、多功能函數(shù)信號發(fā)生器和交流電壓表等。調節(jié)輸入信號的幅值和頻率,結合示波器,測試寬帶放大器的增益范圍以及通頻帶。測試結果表明,寬帶放大器總增益調節(jié)范圍為-6~70 dB。-3 dB通頻帶為40 Hz~15 MHz。將輸入信號頻率同定,改變輸入電壓幅值。記錄輸入電壓和輸出電壓的最大值和最小值。結果表明,AGC動態(tài)范圍大于60 dB。將輸入端短接,設置不同的電壓放大倍數(shù),測量輸出電壓。結果表明,輸出電壓噪聲小于300 mV。

  7 結束語

  寬帶放大器以可編程增益放大器THS7001和可變增益放大器AD603為核心,利用數(shù)字技術實現(xiàn)增益的步進和預置??傇鲆娣秶鸀?6~70 dB,通頻帶為40.Hz~15 MHz,AGC動態(tài)范圍達到60 dB。前置放大器采用低噪聲電壓反饋型運放THS4011,大大提高輸人電阻。后級功率放大采用電流型反饋運放AD811,有效提高系統(tǒng)的帶負載能力。系統(tǒng)采用多種抗干擾措施,并結合軟件修正,實現(xiàn)較高的精度,具有良好的噪聲,線性性能以及較低的功耗。系統(tǒng)界面友好,操作簡單,經(jīng)測試已投入應用。

此內容為AET網(wǎng)站原創(chuàng),未經(jīng)授權禁止轉載。