Sigma-Delta模/數(shù)轉(zhuǎn)換器包含模擬Sigma-Delta調(diào)制器和數(shù)字抽取濾波器兩部分。數(shù)字部分技術(shù)相對(duì)成熟，且仿真結(jié)果與實(shí)際結(jié)果比較接近。而調(diào)制器部分則由于各種因素的影響，需要大量的行為級(jí)仿真來(lái)預(yù)估其性能，因此對(duì)調(diào)制器的行為級(jí)建模十分重要。

        帶通Sigma-Delta調(diào)制器常用的行為級(jí)仿真工具是基于Simulink仿真環(huán)境的SD Toolbox^[1]工具箱，但是該工具箱中只有兩個(gè)延時(shí)單元的諧振器模型，因此無(wú)法對(duì)一個(gè)延時(shí)單元或無(wú)延時(shí)單元的諧振器進(jìn)行模擬。而使用DD結(jié)構(gòu)實(shí)現(xiàn)的一個(gè)延時(shí)單元或無(wú)延時(shí)單元的諧振器又較為常見(jiàn)^[2-4]。因此為對(duì)這一類型的諧振器進(jìn)行行為級(jí)仿真，需要構(gòu)建相應(yīng)的模擬單位延時(shí)器Simulink模型。

        本文首先就模擬單位延時(shí)器的非理想因素進(jìn)行了分析，并給出了相應(yīng)的Simulink模型。然后，利用所構(gòu)建的模塊搭建了DD類型的帶通Sigma-Delta調(diào)制器。仿真結(jié)果表明，構(gòu)建的模型較為接近實(shí)際結(jié)果。

1 非理想因素分析及相應(yīng)的Simulink模型

        開(kāi)關(guān)電容模擬單位延時(shí)器電路中的非理想因素包括時(shí)鐘抖動(dòng)、KT/C噪聲以及運(yùn)放參數(shù)（噪聲、有限的直流增益、帶寬、擺率及飽和電壓）等^[5]。這些非理想因素可以通過(guò)Simulink模塊或Matlab函數(shù)來(lái)模擬。

1.1 時(shí)鐘抖動(dòng)

        開(kāi)關(guān)電容電路依賴電路的每個(gè)時(shí)鐘周期內(nèi)電荷的完全轉(zhuǎn)移來(lái)實(shí)現(xiàn)相應(yīng)的濾波、積分或延時(shí)等功能。但是即使是理想情況下，開(kāi)關(guān)電容電路仍存在一種誤差——時(shí)鐘抖動(dòng)誤差。它不依賴于具體的電路功能及結(jié)構(gòu)，并且其對(duì)電路的影響可以通過(guò)其對(duì)電路的輸入信號(hào)的影響來(lái)描述。具體到開(kāi)關(guān)電容電路實(shí)現(xiàn)的帶通Sigma-Delta調(diào)制器中，采樣時(shí)鐘的抖動(dòng)導(dǎo)致了非均勻采樣，從而增加了總的量化器輸出誤差功率。其幅度與抖動(dòng)的統(tǒng)計(jì)特性及調(diào)制器的輸入信號(hào)有關(guān)。對(duì)于一個(gè)正弦信號(hào)x(t)=Asin(2πf_in t)，輸入到抖動(dòng)時(shí)間為δ的開(kāi)關(guān)電容電路中，相應(yīng)的誤差為：

        利用Simulink模塊構(gòu)建的時(shí)鐘抖動(dòng)模型如圖1所示，其中抖動(dòng)時(shí)間δ通過(guò)高斯隨機(jī)過(guò)程來(lái)模擬。

1.2 熱噪聲

        開(kāi)關(guān)電容帶通Sigma-Delta調(diào)制器電路重要的噪聲源之一是與采樣開(kāi)關(guān)及運(yùn)放固有噪聲相關(guān)的熱噪聲^[6]。由于后級(jí)運(yùn)放及開(kāi)關(guān)電容處于負(fù)反饋環(huán)路中，其噪聲會(huì)被調(diào)制器噪聲整形，故影響調(diào)制器噪聲性能的主要因素是輸入級(jí)采樣電容和運(yùn)放。

        熱噪聲是由載流子的不規(guī)則熱運(yùn)動(dòng)引起的白頻譜寬帶信號(hào)，其帶寬僅受開(kāi)關(guān)電容的時(shí)間常數(shù)和運(yùn)放帶寬限制。

1.2.1 采樣電路熱噪聲

        在開(kāi)關(guān)電容電路中，開(kāi)關(guān)在導(dǎo)通期間可以被看作是一個(gè)電阻，其等效熱噪聲的單邊、類白噪聲的功率譜密度為：

其中k是玻爾茲曼常數(shù)，T是絕對(duì)溫度，R_on是開(kāi)關(guān)導(dǎo)通時(shí)的等效電阻。

        在采樣網(wǎng)絡(luò)中，開(kāi)關(guān)的熱噪聲通過(guò)由R_on和C_s構(gòu)成的一階低通濾波器進(jìn)行濾波，其傳遞函數(shù)為：

        另外，輸入級(jí)運(yùn)放通常有多個(gè)采樣電容，分別與輸入信號(hào)及反饋信號(hào)相連，它們都會(huì)引入熱噪聲。

1.2.2 運(yùn)放噪聲

        運(yùn)放噪聲包括熱噪聲、閃爍噪聲和直流偏移等，但是具體到帶通Sigma-Delta調(diào)制電路中，由于信號(hào)的頻率處于中頻處，故可以忽略閃爍噪聲和直流偏移^[7]。就仿真而言，它等效于在調(diào)制器輸入加上一個(gè)干擾信號(hào)。因此構(gòu)建的運(yùn)放噪聲模型如圖3所示。

1.3 模擬延時(shí)器的非理想因素

        開(kāi)關(guān)電容實(shí)現(xiàn)的模擬單位延時(shí)器由于運(yùn)放有限的增益和帶寬、擺率及飽和電壓等非理想因素的影響而與理想特性存在一定的偏差。延時(shí)電路如圖4所示。

1.3.1 運(yùn)放有限增益

        由于運(yùn)放的增益有限，導(dǎo)致延時(shí)器泄露。參照?qǐng)D4，根據(jù)電荷守恒，有：

1.3.2 運(yùn)放有限帶寬和擺率

        運(yùn)放有限的帶寬和擺率對(duì)單位延時(shí)電路性能的影響是相互關(guān)聯(lián)的，并可看作非線性增益。第n+1個(gè)時(shí)鐘周期內(nèi)，開(kāi)關(guān)電容延時(shí)器中的運(yùn)放輸出節(jié)點(diǎn)^[8]有：

        考慮以下兩種情況：

        (1)由式(12)得到的值比運(yùn)放的擺率SR小。這種情況下，擺率并不會(huì)對(duì)延時(shí)器性能造成影響并且延時(shí)器輸出也滿足式(11)。

        (2)由式(12)得到的值比運(yùn)放的擺率SR大。這種情況下，運(yùn)放處在轉(zhuǎn)換狀態(tài)，因此v₀(t<t₀)的瞬時(shí)轉(zhuǎn)換狀態(tài)的第一部分是線性的，其斜率為SR。假設(shè)t₀<T，則有：      

        綜合考慮運(yùn)放的各種非理想因素后構(gòu)建的單位延時(shí)器模型如圖5所示，其中有限增益通過(guò)小于1的系數(shù)alfa來(lái)模擬，帶寬及擺率使用Matlab函數(shù)來(lái)模擬，而飽和電壓利用Simulink中的飽和度模塊來(lái)模擬。

2 仿真結(jié)果及比較

        應(yīng)用構(gòu)建的Simulink模型搭建DD類型的帶通Sigma-Delta調(diào)制器如圖6所示。參照參考文獻(xiàn)[4]設(shè)定仿真所使用的參數(shù)及調(diào)制器的非理想因素，如表1和表2所示。

        仿真結(jié)果如圖7所示。其中信噪比為74.7 dB，有效位為12.12 bit。

        將應(yīng)用本文模塊所構(gòu)建的帶通調(diào)制器與SD Toolbox及參考文獻(xiàn)[4]中的實(shí)際開(kāi)關(guān)電容電路相比較，結(jié)果如圖8所示。結(jié)果表明，使用模擬單位延時(shí)器模型構(gòu)建的帶通Sigma-Delta調(diào)制器與實(shí)際的電路仿真結(jié)果較為接近。

        另外，應(yīng)用Simulink中的scope模塊可以觀察每個(gè)運(yùn)放的輸出，進(jìn)而判斷其是否過(guò)載，以便及時(shí)修改相應(yīng)的參數(shù)進(jìn)行優(yōu)化。

        本文通過(guò)研究開(kāi)關(guān)電容單位延時(shí)電路，分析了電路中的各種非理想因素，并且利用Simulink模塊及Matlab函數(shù)構(gòu)建了一整套模擬單位延時(shí)器模型用于帶通Sigma-Delta調(diào)制器的行為級(jí)仿真。該模型包括調(diào)制器的大多數(shù)非理想特性：時(shí)鐘抖動(dòng)、KT/C噪聲以及運(yùn)放參數(shù)（噪聲、有限的直流增益、帶寬、擺率及飽和電壓）。利用這一模型可以對(duì)具有一個(gè)延時(shí)單元或無(wú)延時(shí)單元的諧振器進(jìn)行模擬，在比較短的仿真時(shí)間內(nèi)預(yù)估對(duì)應(yīng)調(diào)制器的性能，進(jìn)而對(duì)電路參數(shù)進(jìn)行優(yōu)化以滿足設(shè)計(jì)要求。

參考文獻(xiàn)

[1] SCHREIER R.SD Toolbox[EB/OL].(2002-09-30)[2014-03-22].http：//www.mathworks.cn/matlabcentral/fileexchange/2460-sd-toolbox.

[2] HAIRAPETIAN A.An 81-MHz IF receiver in CMOS[J].IEEE J. of Solid-State Circuits，1996，31(15)：1981-1986.

[3] SALO T，LINDFORS S，HALONEN K.A low-voltage single-Opamp 4th-order band-pass &Delta;&sum;-modulaor[C].IEEE Symp.on Circuits and Systems，2001：352-355.

[4] LONGO L，HOMG B.A 15b 30 kHz bandpass Sigma-Delta modulator[C].In Proc.ISSCC，San Francisco，CA，F(xiàn)eb.1993：226-227.

[5] NORSWORTHY S R，SCHREIER R，TEMES G C.Delta-Sigma data converters theory，design，and simulation[M].New York：IEEE Press，1997.

[6] SCHREIER R，TEMES G C.Understanding Delta-Sigma data converters[M].New York：IEEE Press，1997.

[7] MALCOVATI P，BRIGATI S，F(xiàn)RANCESCONI F，et al.Behavioral modeling of switched capacitor sigma-delta modulators[J].IEEE Trans.ISCASI，2003，50(3)：352-364.

[8] 比查德&middot;拉扎維.模擬CMOS集成電路設(shè)計(jì)[M].西安：西安交通大學(xué)出版社，2002.