《電子技術(shù)應(yīng)用》
您所在的位置：首頁 > 模擬設(shè)計 > 設(shè)計應(yīng)用 > 帶通Sigma-Delta調(diào)制器的模擬延時器Simulink建模
帶通Sigma-Delta調(diào)制器的模擬延時器Simulink建模
2014年電子技術(shù)應(yīng)用第6期
呂鳳銘，李榮寬，張夢月，何國軍
電子科技大學(xué) 電子工程學(xué)院，四川 成都610054
摘要： 帶通Sigma-Delta調(diào)制器常用的行為級仿真工具是基于Simulink仿真環(huán)境的SD Toolbox工具箱，但是該工具箱中只有兩個延時單元的諧振器模型，無法對一個延時單元或無延時單元的諧振器進行模擬。針對模擬開關(guān)電容單位延時器的非理想因素，尤其是有限直流增益，進行了詳細的分析，并據(jù)此利用Matlab對其進行了行為級建模。利用構(gòu)建的模擬單位延時器模型可以很好地彌補SD Toolbox工具箱的上述不足。仿真結(jié)果表明，所構(gòu)建的模型與電路實現(xiàn)的結(jié)果較為接近。
中圖分類號： TN402
文獻標(biāo)識碼： A
文章編號： 0258-7998(2014)06-0045-04
Simulink model of analog delay for bandpass Sigma-Delta modulators behavioral simulation
Lv Fengming，Li Rongkuan，Zhang Mengyue，He guojun
School of Electronic Engineering，University of Electronic Science and Technology of China，Chengdu 610054，China
Abstract： The SD Toolbox is the common behavioral simulation tool of bandpass Sigma-Delta modulator, which is based on the Simulink environment. But there is only a resonator model with two delay units in the toolbox, which means that the toolbox could not be used to simulate the resonators with one delay unit or no delay unit. This paper analyses most of the non-ideal factors of SC analog delay, especially the limited DC gain, and accordingly carries out the factors′ behavioral models with Matlab. The constructed models could compensate for the mentioned shortcoming of SD Toolbox. The results of the bandpass Sigma-Delta modulator behavioral simulation show that the designed model is closed with the actual SC circuits.
Key words : analog delay units；bandpass Sigma-Delta modulator；behavioral modeling；simulation；switched capacitor circuit

        Sigma-Delta模/數(shù)轉(zhuǎn)換器包含模擬Sigma-Delta調(diào)制器和數(shù)字抽取濾波器兩部分。數(shù)字部分技術(shù)相對成熟，且仿真結(jié)果與實際結(jié)果比較接近。而調(diào)制器部分則由于各種因素的影響，需要大量的行為級仿真來預(yù)估其性能，因此對調(diào)制器的行為級建模十分重要。

        帶通Sigma-Delta調(diào)制器常用的行為級仿真工具是基于Simulink仿真環(huán)境的SD Toolbox[1]工具箱，但是該工具箱中只有兩個延時單元的諧振器模型，因此無法對一個延時單元或無延時單元的諧振器進行模擬。而使用DD結(jié)構(gòu)實現(xiàn)的一個延時單元或無延時單元的諧振器又較為常見[2-4]。因此為對這一類型的諧振器進行行為級仿真，需要構(gòu)建相應(yīng)的模擬單位延時器Simulink模型。

        本文首先就模擬單位延時器的非理想因素進行了分析，并給出了相應(yīng)的Simulink模型。然后，利用所構(gòu)建的模塊搭建了DD類型的帶通Sigma-Delta調(diào)制器。仿真結(jié)果表明，構(gòu)建的模型較為接近實際結(jié)果。

1 非理想因素分析及相應(yīng)的Simulink模型

        開關(guān)電容模擬單位延時器電路中的非理想因素包括時鐘抖動、KT/C噪聲以及運放參數(shù)（噪聲、有限的直流增益、帶寬、擺率及飽和電壓）等[5]。這些非理想因素可以通過Simulink模塊或Matlab函數(shù)來模擬。

1.1 時鐘抖動

        開關(guān)電容電路依賴電路的每個時鐘周期內(nèi)電荷的完全轉(zhuǎn)移來實現(xiàn)相應(yīng)的濾波、積分或延時等功能。但是即使是理想情況下，開關(guān)電容電路仍存在一種誤差——時鐘抖動誤差。它不依賴于具體的電路功能及結(jié)構(gòu)，并且其對電路的影響可以通過其對電路的輸入信號的影響來描述。具體到開關(guān)電容電路實現(xiàn)的帶通Sigma-Delta調(diào)制器中，采樣時鐘的抖動導(dǎo)致了非均勻采樣，從而增加了總的量化器輸出誤差功率。其幅度與抖動的統(tǒng)計特性及調(diào)制器的輸入信號有關(guān)。對于一個正弦信號x(t)=Asin(2πfin t)，輸入到抖動時間為δ的開關(guān)電容電路中，相應(yīng)的誤差為：

       

        利用Simulink模塊構(gòu)建的時鐘抖動模型如圖1所示，其中抖動時間δ通過高斯隨機過程來模擬。

1.2 熱噪聲

        開關(guān)電容帶通Sigma-Delta調(diào)制器電路重要的噪聲源之一是與采樣開關(guān)及運放固有噪聲相關(guān)的熱噪聲[6]。由于后級運放及開關(guān)電容處于負反饋環(huán)路中，其噪聲會被調(diào)制器噪聲整形，故影響調(diào)制器噪聲性能的主要因素是輸入級采樣電容和運放。

        熱噪聲是由載流子的不規(guī)則熱運動引起的白頻譜寬帶信號，其帶寬僅受開關(guān)電容的時間常數(shù)和運放帶寬限制。

1.2.1 采樣電路熱噪聲

        在開關(guān)電容電路中，開關(guān)在導(dǎo)通期間可以被看作是一個電阻，其等效熱噪聲的單邊、類白噪聲的功率譜密度為：

       

其中k是玻爾茲曼常數(shù)，T是絕對溫度，Ron是開關(guān)導(dǎo)通時的等效電阻。

        在采樣網(wǎng)絡(luò)中，開關(guān)的熱噪聲通過由Ron和Cs構(gòu)成的一階低通濾波器進行濾波，其傳遞函數(shù)為：

       

 

        另外，輸入級運放通常有多個采樣電容，分別與輸入信號及反饋信號相連，它們都會引入熱噪聲。

1.2.2 運放噪聲

        運放噪聲包括熱噪聲、閃爍噪聲和直流偏移等，但是具體到帶通Sigma-Delta調(diào)制電路中，由于信號的頻率處于中頻處，故可以忽略閃爍噪聲和直流偏移[7]。就仿真而言，它等效于在調(diào)制器輸入加上一個干擾信號。因此構(gòu)建的運放噪聲模型如圖3所示。

1.3 模擬延時器的非理想因素

        開關(guān)電容實現(xiàn)的模擬單位延時器由于運放有限的增益和帶寬、擺率及飽和電壓等非理想因素的影響而與理想特性存在一定的偏差。延時電路如圖4所示。

1.3.1 運放有限增益

        由于運放的增益有限，導(dǎo)致延時器泄露。參照圖4，根據(jù)電荷守恒，有：

 

 

 

 

1.3.2 運放有限帶寬和擺率

        運放有限的帶寬和擺率對單位延時電路性能的影響是相互關(guān)聯(lián)的，并可看作非線性增益。第n+1個時鐘周期內(nèi)，開關(guān)電容延時器中的運放輸出節(jié)點[8]有：

 

 

        考慮以下兩種情況：

        (1)由式(12)得到的值比運放的擺率SR小。這種情況下，擺率并不會對延時器性能造成影響并且延時器輸出也滿足式(11)。

        (2)由式(12)得到的值比運放的擺率SR大。這種情況下，運放處在轉(zhuǎn)換狀態(tài)，因此v0(t<t0)的瞬時轉(zhuǎn)換狀態(tài)的第一部分是線性的，其斜率為SR。假設(shè)t0<T，則有：      

        

 

        綜合考慮運放的各種非理想因素后構(gòu)建的單位延時器模型如圖5所示，其中有限增益通過小于1的系數(shù)alfa來模擬，帶寬及擺率使用Matlab函數(shù)來模擬，而飽和電壓利用Simulink中的飽和度模塊來模擬。

2 仿真結(jié)果及比較

        應(yīng)用構(gòu)建的Simulink模型搭建DD類型的帶通Sigma-Delta調(diào)制器如圖6所示。參照參考文獻[4]設(shè)定仿真所使用的參數(shù)及調(diào)制器的非理想因素，如表1和表2所示。

        仿真結(jié)果如圖7所示。其中信噪比為74.7 dB，有效位為12.12 bit。

        將應(yīng)用本文模塊所構(gòu)建的帶通調(diào)制器與SD Toolbox及參考文獻[4]中的實際開關(guān)電容電路相比較，結(jié)果如圖8所示。結(jié)果表明，使用模擬單位延時器模型構(gòu)建的帶通Sigma-Delta調(diào)制器與實際的電路仿真結(jié)果較為接近。

        另外，應(yīng)用Simulink中的scope模塊可以觀察每個運放的輸出，進而判斷其是否過載，以便及時修改相應(yīng)的參數(shù)進行優(yōu)化。

        本文通過研究開關(guān)電容單位延時電路，分析了電路中的各種非理想因素，并且利用Simulink模塊及Matlab函數(shù)構(gòu)建了一整套模擬單位延時器模型用于帶通Sigma-Delta調(diào)制器的行為級仿真。該模型包括調(diào)制器的大多數(shù)非理想特性：時鐘抖動、KT/C噪聲以及運放參數(shù)（噪聲、有限的直流增益、帶寬、擺率及飽和電壓）。利用這一模型可以對具有一個延時單元或無延時單元的諧振器進行模擬，在比較短的仿真時間內(nèi)預(yù)估對應(yīng)調(diào)制器的性能，進而對電路參數(shù)進行優(yōu)化以滿足設(shè)計要求。

參考文獻

[1] SCHREIER R.SD Toolbox[EB/OL].(2002-09-30)[2014-03-22].http：//www.mathworks.cn/matlabcentral/fileexchange/2460-sd-toolbox.

[2] HAIRAPETIAN A.An 81-MHz IF receiver in CMOS[J].IEEE J. of Solid-State Circuits，1996，31(15)：1981-1986.

[3] SALO T，LINDFORS S，HALONEN K.A low-voltage single-Opamp 4th-order band-pass &Delta;&sum;-modulaor[C].IEEE Symp.on Circuits and Systems，2001：352-355.

[4] LONGO L，HOMG B.A 15b 30 kHz bandpass Sigma-Delta modulator[C].In Proc.ISSCC，San Francisco，CA，F(xiàn)eb.1993：226-227.

[5] NORSWORTHY S R，SCHREIER R，TEMES G C.Delta-Sigma data converters theory，design，and simulation[M].New York：IEEE Press，1997.

[6] SCHREIER R，TEMES G C.Understanding Delta-Sigma data converters[M].New York：IEEE Press，1997.

[7] MALCOVATI P，BRIGATI S，F(xiàn)RANCESCONI F，et al.Behavioral modeling of switched capacitor sigma-delta modulators[J].IEEE Trans.ISCASI，2003，50(3)：352-364.

[8] 比查德&middot;拉扎維.模擬CMOS集成電路設(shè)計[M].西安：西安交通大學(xué)出版社，2002.

此內(nèi)容為AET網(wǎng)站原創(chuàng)，未經(jīng)授權(quán)禁止轉(zhuǎn)載。