隨著數(shù)字化技術的高速發(fā)展，模/數(shù)轉換電路（ADC）逐步向高速、高精度、低功耗的趨勢發(fā)展。無線通信系統(tǒng)、高速存儲系統(tǒng)和千兆以太網(wǎng)等高速系統(tǒng)要求ADC的采樣速率在1 GHz以上。出于速度上的考慮，F(xiàn)lash結構ADC多應用于此類系統(tǒng)中[1]。目前，高速系統(tǒng)對所接收的寬帶模擬信號進行DSP（Digital Signal Process）處理時，一般都要求ADC的轉換精度達到6～8 bit。ADC眾多結構中的并行結構最適合這類高速系統(tǒng)[1]。
    并行的ADC系統(tǒng)結構也有多種，包括全并行、兩步式、折疊和插值等。對于前述應用領域的高速ADC系統(tǒng)，應用最多的是折疊插值結構[2]。在此結構中，對前端采樣保持放大器的要求很高，因為前端采樣保持放大器的帶寬是整個ADC系統(tǒng)模擬帶寬的決定因素。為了降低前端采樣保持放大器的設計復雜程度，節(jié)省資源，可采用分布式采樣保持（S/H）電路[3]。
    在分布式采樣保持電路模塊中，采樣開關失配所造成的隨機失調會影響采樣時間的精度性，進而影響ADC線性度。一般可以通過增大開關管尺寸來抑制這個現(xiàn)象，但這樣又會引起功耗增大、寄生電容增大等不利因素。
    本文提出了一種可有效提高INL的基于電容平均網(wǎng)絡的失調平均技術。電容平均網(wǎng)絡利用分布式S/H電路的保持電容和一系列平均電容實現(xiàn)。該技術可以抑制70％的INL誤差，并且對DNL誤差也有很明顯的抑制作用。相比較電阻失調平均技術[4]，電容失調平均技術有極低的靜態(tài)功耗，并且對INL誤差的抑制優(yōu)于電阻平均網(wǎng)絡。
1 電阻失調平均技術
    電阻失調平均技術的最初形式由Kattmann和Barrow提出，應用于BJT工藝的典型Flash ADC結構[4]。隨著MOS工藝的發(fā)展，電阻失調平均技術越來越多地應用于MOS工藝的Flash ADC中，使ADC的DNL和INL指標都得到改善[5-7]，且DNL的改善更加明顯。通過改變平均電阻的大小，可以調節(jié)DNL、INL的改善程度，隨著平均電阻阻值的減小，DNL、INL的改善情況更加明顯[8-10]。
2 電容失調平均技術
    本文中提出了一種電容平均網(wǎng)絡的失調平均技術，即在分布式S/H電路的輸入端加入電容平均網(wǎng)絡。圖1是帶電容平均網(wǎng)絡的差分分布式S/H電路，其中Ci是S/H電路中的電容，Cn是失調平均電容，兩者共同構成電容平均網(wǎng)絡。

   


    電容失調平均網(wǎng)絡對INL和DNL的抑制比的結果如圖3所示?？梢钥闯鲭S著Cn的增加，INL和DNL都迅速降低，且INL的減小速度明顯高于DNL的減小速度，幾乎達到4倍以上。

    當分辨率為8 bit時，引入電容失調平均網(wǎng)絡使平均電容Cn等于Ci，圖4顯示了此條件下DNL、INL的變化情況?？梢钥闯鯠NL、INL減小了70％以上，得到了明顯的改善。隨著Cn的增大，DNL、INL的抑制會明顯增加。
3 電容平均網(wǎng)絡設計優(yōu)化
    在實際電路中，所采用的電容失調平均網(wǎng)絡不可能是無限長的，對于有限長的電容平均網(wǎng)絡，其兩端邊界一定會對電路產(chǎn)生影響。針對這種情況，一般采取的方法是在兩端增加足夠的相同結構電路，使邊界產(chǎn)生的影響在有限長的電路網(wǎng)絡中變得很小，不影響其功能。這些電路稱為冗余(overrange)電路[4]。在此電容平均網(wǎng)絡中加入冗余放大器和相應的平均電容就可以減小邊界的影響。但是加入過多的冗余電路又會帶來其他問題，比如功耗的增加、輸入信號擺幅的降低等。
    為了解決這些問題，需要對電容平均技術進行優(yōu)化。建立電容平均網(wǎng)絡的單邊靜態(tài)工作模型，如圖5所示，電壓U是比較器前端連接的參考電壓，在無限長網(wǎng)絡中，所有網(wǎng)孔電流都相等。為了使有限長網(wǎng)絡等效無限長電容平均網(wǎng)絡，只能改變電路中可以控制的平均電容Cn的值，使得每個網(wǎng)孔電流仍然相同，那么，除了邊界以外的所有其他電路部分看起來就和無限長網(wǎng)絡一樣。這樣就優(yōu)化了電容平均技術，減小邊界的影響。為改變邊界處的平均電容值，設電容值為Cx，建立網(wǎng)孔電流方程為：
  

    所以，只要在電路中加入一個式(17)所表達的參考電壓值和兩端相應的冗余電路就可以完成電容平均網(wǎng)絡的優(yōu)化。
    當Flash ADC電路應用了電容平均網(wǎng)絡后，其INL、DNL指標都得到了很大的改善。相對于電阻失調平均網(wǎng)絡，它對INL的改善更加有力，在物理實現(xiàn)上也相對精確。隨著對ADC電路的高速、高精度、低功耗特性越來越高的要求，電容誤差平均電路將為它提供更好的性能。
參考文獻
[1] 徐世六.高速A/D轉換器技術及其產(chǎn)品發(fā)展研究[J].微電子學，2004，34(6)：597-605.
[2] GRAY P R，HURST P J，LEWIS S H，et al.Analysis and design of analog integrated circuits(4th ed)[M].New York：Wiley，2001.
[3] ALLEN P E，HOLBERG D R.CMOS analog circuit design(2nd ed)[M].USA：Oxford University Press，2002.
[4] KATTMANN K，BARROW J.A technique for reducing differential non-linearity errors in flash A/D converters[C].in ISSCC Dig.Tech.Papers，San Francisco，CA.Feb.1991：170-171.
[5] PAN H，SEGAMI M，CHOI M，et al.A 3.3-V 12-b 50-MS/s A/D converter in 0.6-μm CMOS with over 80-dB SFDR[J].IEEE J.Solid-State Circuits，2000，35(12)：1769-1780.
[6] CHOI M，ABIDI A A.A 6 b 1.3 G Sample/s A/D converter  in 0.35 μm CMOS[J].IEEE J.Solid-State Circuits，2001，36(12)：1847-1858.
[7] SCHOLTENS P.A 2.5 volt 6 bit 600 MS/s Flash ADC in 0.25 μm CMOS[C].in Proc.Eur.Solid-State Circuits Conf.，Stockholm，Sweden，2000：224-227.
[8] SCHOLTENS P，VERTREGT M.A 6-b 1.6 G Sample/s flash ADC in 0.18-μm CMOS using averaging termination[J]. IEEE J.Solid-State Circuits，2002，37(12)：1599-1609.
[9] 黃帥，喬雙.SPCE061A內置ADC非線性誤差的補償方法[J].東北大學學報，2011，43(2)：68-71.
[10] BULT K，BUCHWALD A.An embedded 240-mW 10-b 50 MS/s CMOS ADC in 1-mm2[J].IEEE J.Solid-State Circuits，1997，32(12)：1887-1895.