集成電路測(cè)試是對(duì)集成電路或模塊進(jìn)行檢測(cè)，通過測(cè)量集成電路輸出響應(yīng)與預(yù)期輸出進(jìn)行比較，以確定或評(píng)估集成電路元器件功能和性能的過程，是驗(yàn)證設(shè)計(jì)、監(jiān)控生產(chǎn)、保證質(zhì)量、分析失效以及指導(dǎo)應(yīng)用的重要手段[1]。數(shù)字集成電路DIC(Digital Integrated Circuit)測(cè)試是集成電路測(cè)試的一個(gè)主要分支，是一種保障數(shù)字集成化芯片內(nèi)部電路質(zhì)量和邏輯功能完整性的測(cè)試，主要應(yīng)用于雙極型數(shù)字集成芯片（TTL系列）和場(chǎng)效應(yīng)型數(shù)字集成芯片（MOS系列）的檢測(cè)。目前世界上高檔集成電路測(cè)試系統(tǒng)大都是日本和美國(guó)生產(chǎn)的，如美國(guó)Credanceo公司推出的Vanguard系列和SAPPHIRE系列,日本Advantest公司研制的T600系列等。我國(guó)在半導(dǎo)體行業(yè)起步晚于發(fā)達(dá)國(guó)家，芯片測(cè)試行業(yè)也是如此，國(guó)內(nèi)的大部分高端測(cè)試市場(chǎng)被國(guó)外的測(cè)試企業(yè)占據(jù)。購(gòu)買國(guó)外的測(cè)試設(shè)備一般都價(jià)格昂貴，隨著數(shù)字集成芯片的使用日益頻繁，急需一種應(yīng)用在中小型規(guī)模的數(shù)字集成電路檢測(cè)設(shè)備來保障其性能[2]，本文設(shè)計(jì)的虛擬數(shù)字集成電路測(cè)試儀就是從通用、快捷、準(zhǔn)確、廉價(jià)等幾個(gè)基本優(yōu)勢(shì)點(diǎn)出發(fā)，將其集成在吉林大學(xué)自主研發(fā)的VIIS-EM平臺(tái)上。VIIS-EM平臺(tái)的全稱為虛擬電子測(cè)量?jī)x器集成系統(tǒng)(Virtual Instrument Integration System for Electronic Measuring)，它基于模塊化儀器的設(shè)計(jì)思想，采用“一個(gè)控制器+多個(gè)功能模塊”的構(gòu)建方式，方便了儀器的可重構(gòu)性，上位機(jī)采用LabVIEW軟件作為工具進(jìn)行圖形化編程，操作界面友好,自定義功能強(qiáng)大,方便于功能擴(kuò)展[3]。文中詳細(xì)闡述了虛擬數(shù)字集成電路測(cè)試儀的設(shè)計(jì)理念和實(shí)現(xiàn)方案，重點(diǎn)論述了系統(tǒng)的硬件電路設(shè)計(jì)和軟件處理方法。并給出了實(shí)測(cè)結(jié)果，驗(yàn)證了儀器測(cè)試的可行性。

1 VIIS-EM平臺(tái)與DIC測(cè)試技術(shù)簡(jiǎn)介
    VIIS-EM平臺(tái)機(jī)箱內(nèi)置了直流穩(wěn)壓電源和系統(tǒng)總線背板。集成在系統(tǒng)中的功能模塊均采用標(biāo)準(zhǔn)的3U(3.94英寸×6.3英寸)尺寸進(jìn)行設(shè)計(jì)，各模塊均通過96腳的歐式連接器與系統(tǒng)背板相連，系統(tǒng)背板具有9個(gè)插槽，從左向右依次為0號(hào)槽、1號(hào)槽……8號(hào)槽。
    在檢測(cè)DIC芯片時(shí)，需要依照一定的測(cè)試順序?qū)π酒M(jìn)行檢測(cè)，順序的合理性會(huì)使測(cè)試變得清晰，高效。一般的數(shù)字集成電路測(cè)試順序?yàn)榻佑|性測(cè)試、功能測(cè)試、直流參數(shù)測(cè)試及交流參數(shù)測(cè)試。
   （1）接觸性測(cè)試，隸屬于直流參數(shù)測(cè)試的范疇，目的是為了驗(yàn)證芯片的各功能引腳是否正確連接。測(cè)試原理為在被測(cè)器件所有管腳都接到地的情況下，對(duì)被測(cè)管腳施加電流并測(cè)量相應(yīng)的電壓，通過得到的電壓值來判斷其連接性是否完好。
   （2）功能測(cè)試，驗(yàn)證DIC芯片的邏輯完整性。通常有兩種方法可供選擇，一種是金器件法，一種是存儲(chǔ)響應(yīng)法。金器件即已知無誤的芯片。測(cè)試時(shí)，通過同時(shí)檢測(cè)被測(cè)器件和金器件，來對(duì)比判斷芯片的好壞，這種測(cè)試方法具有依賴性，不能獨(dú)立地進(jìn)行測(cè)試操作，故本設(shè)計(jì)采用存儲(chǔ)響應(yīng)法的測(cè)試原理，將輸入激勵(lì)值和輸出期望值都存入外部數(shù)據(jù)庫中，測(cè)試時(shí)通過將實(shí)測(cè)值與期望值進(jìn)行對(duì)比來判斷芯片的好壞。
   （3）直流參數(shù)測(cè)試，對(duì)DIC芯片的管腳進(jìn)行電壓電流測(cè)試，只要芯片通過了這些測(cè)試，就可保證其基本性能，對(duì)時(shí)間要求不是十分嚴(yán)格。測(cè)試的項(xiàng)目主要有輸出高/低電平(VOH/VOL)測(cè)試；輸入高/低電流(IIH/IIL)測(cè)試；輸入漏電流II測(cè)試；輸出短路電流IOS測(cè)試；電源電流測(cè)試等；
    （4）交流參數(shù)測(cè)試，主要檢測(cè)器件內(nèi)部的晶體管在轉(zhuǎn)換狀態(tài)時(shí)的時(shí)序關(guān)系，包括一些時(shí)間常數(shù)。本設(shè)計(jì)只針對(duì)芯片的功能測(cè)試和直流參數(shù)測(cè)試，沒有包括交流參數(shù)測(cè)試部分，故此處只做簡(jiǎn)單介紹。
2 系統(tǒng)總體結(jié)構(gòu)設(shè)計(jì)
    按層次結(jié)構(gòu)分，系統(tǒng)可分為軟件應(yīng)用層、設(shè)備驅(qū)動(dòng)層和硬件物理層。應(yīng)用層使用LabVIEW軟件進(jìn)行編程，用于控制儀器和對(duì)采集的數(shù)據(jù)進(jìn)行分析、處理及顯示，同時(shí)LabVIEW中提供了“互聯(lián)接口”函數(shù)可動(dòng)態(tài)地調(diào)用儀器驅(qū)動(dòng)程序。儀器驅(qū)動(dòng)程序?qū)儆谏蠈域?qū)動(dòng)，在運(yùn)行時(shí)與底層USB驅(qū)動(dòng)進(jìn)行交互通信，實(shí)現(xiàn)板卡識(shí)別、消息傳遞等功能。硬件物理層使用“微處理器+FPGA”進(jìn)行數(shù)據(jù)接收、發(fā)送和譯碼，并在前端搭建調(diào)理電路，實(shí)現(xiàn)不同邏輯電平的輸出、微安級(jí)恒流源的輸出、數(shù)模信號(hào)采集等功能。
3 虛擬數(shù)字集成電路測(cè)試儀硬件電路設(shè)計(jì)
    根據(jù)模塊化設(shè)計(jì)思想，將整個(gè)系統(tǒng)的硬件部分分成總線接口通信模塊、信號(hào)激勵(lì)模塊、數(shù)據(jù)采集模塊三個(gè)部分。硬件結(jié)構(gòu)圖如圖1所示。

    系統(tǒng)通過FPGA中自定義的雙口RAM電路實(shí)現(xiàn)與總線的接口通信。系統(tǒng)上電時(shí)，微處理器負(fù)責(zé)初始化設(shè)備，向雙口RAM中寫入配置信息，配置信息通過系統(tǒng)總線傳輸?shù)娇偩€控制器；在儀器運(yùn)行過程中，若更改上位機(jī)控制命令,則模塊板卡的微處理器也會(huì)通過雙口RAM從總線控制器上讀取相應(yīng)的配置信息。
3.2 信號(hào)激勵(lì)模塊
    信號(hào)激勵(lì)模塊可提供數(shù)字邏輯電平輸出和直流電壓/電流信號(hào)輸出。數(shù)字邏輯電平輸出用于驅(qū)動(dòng)被測(cè)DIC芯片，測(cè)試其邏輯功能，本設(shè)計(jì)采用74LVC245A芯片轉(zhuǎn)換LVTTL電平為TTL電平，用來驅(qū)動(dòng)被測(cè)TTL數(shù)字集成芯片，對(duì)于CMOS型數(shù)字集成芯片，由于其高電平最小輸入電壓大于TTL電路高電平最大輸出電壓，故不能直接用TTL電平激勵(lì)CMOS電路,在設(shè)計(jì)時(shí)采用外接4.7 k?贅上拉電阻將TTL輸出電平拉高,來驅(qū)動(dòng)被測(cè)CMOS芯片。
     為了對(duì)DIC芯片進(jìn)行接觸性檢測(cè)和直流參數(shù)測(cè)試，須對(duì)被測(cè)芯片提供必要的直流電壓/電流激勵(lì)信號(hào)。本設(shè)計(jì)采用BB公司的數(shù)模轉(zhuǎn)換器DAC902搭建直流電壓輸出電路，此芯片的轉(zhuǎn)換位數(shù)為12 bit，數(shù)據(jù)邊沿觸發(fā)鎖存，差分電流輸出，加負(fù)載電阻轉(zhuǎn)換成直流電壓信號(hào)，外接差分放大電路,將D/A差分輸出的±1 V轉(zhuǎn)為單極性輸出，同時(shí)將電壓放大2.5倍，差分放大電路如圖2所示。

    測(cè)試中所用的直流電流激勵(lì)信號(hào)要求微安級(jí)別，DAC902不滿足測(cè)試要求,設(shè)計(jì)中采用儀表放大器AD620和OPA602搭建出帶跟隨反饋的高精度微安級(jí)數(shù)控恒流源[4]，如圖3所示。

3.3 數(shù)據(jù)采集模塊
    數(shù)據(jù)采集模塊分為邏輯電平信號(hào)采集部分和直流電壓/電流信號(hào)采集部分，它們?cè)贔PGA中公用一條8位數(shù)據(jù)總線，通過多路復(fù)用器進(jìn)行模式選擇。邏輯電平信號(hào)采集利用74LVC245A進(jìn)行TTL/LVTTL電平轉(zhuǎn)換，輸出信號(hào)符合FPGA輸入電平標(biāo)準(zhǔn)，故直接采用FPGA進(jìn)行LVTTL電平采樣;直流電壓/電流信號(hào)的采集使用ADI公司的雙8 bit高速模數(shù)轉(zhuǎn)換器AD9288BST-40，前端調(diào)理電路進(jìn)行電壓衰減和驅(qū)動(dòng)放大，使其輸出電壓在A/D的允許范圍內(nèi)。
    采集到的邏輯電平信號(hào)和直流電壓/電流信號(hào)按每次8 bit數(shù)據(jù)緩存在FPGA的FIFO中。FIFO緩存電路如圖4所示，每個(gè)FIFO設(shè)置為2.5 KB的存數(shù)空間，寫速率時(shí)鐘wclk最高可以達(dá)到20 MHz，即采集系統(tǒng)的最高采樣頻率，F(xiàn)IFO的輸出端通過一個(gè)三態(tài)門實(shí)現(xiàn)數(shù)據(jù)的復(fù)用。

4 虛擬數(shù)字集成電路測(cè)試儀軟件設(shè)計(jì)
    系統(tǒng)上位機(jī)部分使用LabVIEW軟件進(jìn)行編程，主要分為前面板和程序框圖兩部分。前面板即用戶界面，定義各種輸入控件和顯示控件，用來設(shè)置儀器參數(shù)以控制儀器；程序框圖包含各種功能函數(shù)，可進(jìn)行數(shù)據(jù)的運(yùn)算處理和通信。以模塊來劃分，本儀器的軟件部分主要分為數(shù)據(jù)通信模塊、數(shù)據(jù)庫調(diào)用模塊和數(shù)據(jù)處理模塊。
4.1 數(shù)據(jù)通信
    LabVIEW中集成了功能強(qiáng)大的數(shù)據(jù)接口通信函數(shù)，能實(shí)現(xiàn)上位機(jī)與硬件模塊的連接控制。本系統(tǒng)軟件通過CLF(Call Library Function)節(jié)點(diǎn)函數(shù)調(diào)用動(dòng)態(tài)鏈接庫。在發(fā)送命令消息時(shí)將LabVIEW中的數(shù)據(jù)類型映射為DLL文件中定義的數(shù)據(jù)類型，實(shí)現(xiàn)命令參數(shù)的傳遞。同樣，在數(shù)據(jù)采集時(shí)，通過CLF節(jié)點(diǎn)函數(shù)將硬件模塊采集到的數(shù)據(jù)映射為L(zhǎng)abVIEW數(shù)據(jù)類型， 以完成進(jìn)一步的處理與顯示。
4.2 數(shù)據(jù)庫調(diào)用
    無論哪種匯編語言，都是在底層驅(qū)動(dòng)的基礎(chǔ)上，利用ODBC或者DAO、ADO調(diào)用API接口來操作數(shù)據(jù)庫的。LabVIEW中集成了數(shù)據(jù)庫連接工具包，封裝了ADO(ActiveX Data Objects)的接口，為數(shù)據(jù)庫的調(diào)用提供了編程環(huán)境。本系統(tǒng)軟件即通過UDL建立數(shù)據(jù)源連接字符串，使用ADO模型調(diào)用Microsoft Office中的Access來實(shí)現(xiàn)數(shù)據(jù)庫操作的。Access數(shù)據(jù)庫中記錄了九類常用數(shù)字芯片的邏輯關(guān)系，在初始化設(shè)定時(shí)，系統(tǒng)根據(jù)被測(cè)試芯片的芯片型號(hào)加載相應(yīng)的數(shù)據(jù)庫。在自動(dòng)測(cè)試過程中，根據(jù)數(shù)據(jù)庫表中建立的邏輯關(guān)系對(duì)芯片進(jìn)行逐步激勵(lì)。并采集輸出邏輯信息，與數(shù)據(jù)庫中期望值進(jìn)行比對(duì)，若邏輯值符合期望標(biāo)準(zhǔn)則測(cè)試通過。
4.3 數(shù)據(jù)處理
     采集到的數(shù)據(jù)信息通過CLF節(jié)點(diǎn)傳遞到上位機(jī)軟件中，根據(jù)硬件FIFO存儲(chǔ)容量限制，每路通道每次最大能讀取320 B數(shù)據(jù),16路數(shù)據(jù)存儲(chǔ)在一個(gè)具有5 120個(gè)元素的一維數(shù)組中。在數(shù)據(jù)顯示時(shí)，通過“抽取一維數(shù)組”函數(shù)和“索引數(shù)組”函數(shù)將一維數(shù)組數(shù)據(jù)拆分為16組布爾量，每組布爾量再轉(zhuǎn)換為“0，1”邏輯序列，由數(shù)字波形圖顯示出來。
5 數(shù)據(jù)顯示及實(shí)測(cè)結(jié)果
    圖5中顯示的是測(cè)試74LS02N芯片功能好壞的測(cè)試用例，以圖中面板中央位置顯示的真值表項(xiàng)為依據(jù)，虛擬數(shù)字集成電路測(cè)試儀順次給硬件模塊發(fā)送激勵(lì)信號(hào)，作用于被測(cè)芯片，同時(shí)讀取采樣電平與數(shù)據(jù)庫標(biāo)準(zhǔn)邏輯比對(duì)，測(cè)試通過則顯示文本提示并點(diǎn)亮相應(yīng)的測(cè)試燈，右下方進(jìn)度條代表測(cè)試進(jìn)度。

    圖6所示為74LS02N的直流參數(shù)的測(cè)試結(jié)果，通過在芯片的各功能引腳處施加規(guī)定的電壓電流信號(hào)，測(cè)量輸出的直流參數(shù)是否在允許的范圍內(nèi)來判斷芯片性能的好壞。測(cè)試時(shí)將74LS02N的PIN 4引腳開路作為異常情況測(cè)試。

    采用VIIS-EM平臺(tái)下研制的虛擬數(shù)字集成電路測(cè)試儀，通過反復(fù)的實(shí)驗(yàn)測(cè)試，表明對(duì)于常見的74系列和54系列數(shù)字集成芯片，系統(tǒng)能夠準(zhǔn)確快速地驗(yàn)證其邏輯功能的正確性和完整性，對(duì)于損壞的芯片能找出其問題引腳。系統(tǒng)的創(chuàng)新點(diǎn)在于應(yīng)用了當(dāng)今最前沿的模塊化結(jié)構(gòu)設(shè)計(jì)思想，優(yōu)化了系統(tǒng)的設(shè)計(jì)、調(diào)試以及維護(hù)[5]。采用以計(jì)算機(jī)為核心的虛擬儀器技術(shù)，替代了傳統(tǒng)儀器的部分硬件電路，改善了傳統(tǒng)儀器笨重復(fù)雜等缺點(diǎn)，同時(shí)增加了儀器的可操作性和用戶的自定義功能，在成本方面，基于虛擬儀器技術(shù)來搭建的系統(tǒng)價(jià)格也得到了大幅度降低。另外，本虛擬數(shù)字集成電路測(cè)試儀可擴(kuò)展性強(qiáng)，可在通用性基礎(chǔ)上進(jìn)行功能提升、擴(kuò)充，具有豐富的可重構(gòu)前景。由于系統(tǒng)數(shù)據(jù)總線的位數(shù)限制，本儀器目前能夠?qū)崿F(xiàn)16位數(shù)字信號(hào)的采集，在未來的總線開發(fā)上還有待提高。
參考文獻(xiàn)
[1] 高成, 張棟, 王香芬. 最新集成電路測(cè)試技術(shù)[M].北京：國(guó)防工業(yè)出版社，2009.
[2] WEST G L. A microcomputer-controlled testing system for  digital integrated circuits[J]. IEEE Transactions on Industrial Electronics and Control Instrumentation, 1980,IECI-27(4).
[3] 阮奇楨. 我和LabVIEW[M].北京:北京航空航天大學(xué)出版社，2009.
[4] 胡波, 李波, 羅賢虎，等. 微安級(jí)數(shù)控恒流源的設(shè)計(jì)[J]. 電子技術(shù)，2010(4).
[5] 吳忠杰, 林君. 虛擬測(cè)試系統(tǒng)中模塊化儀器關(guān)鍵技術(shù)研究[J]. 儀器儀表學(xué)報(bào)，2005(22):280-283.