2 ENC28J60 網(wǎng)絡(luò)接口體系結(jié)構(gòu)

ENC28J60 是帶有行業(yè)標(biāo)準(zhǔn)串行外設(shè)接口(Serial PeripheralInterface, SPI)的獨(dú)立以太網(wǎng)控制器。它符合IEEE 802.3 的全部規(guī)范， 采用了一系列包過濾機(jī)制以對(duì)傳入數(shù)據(jù)包進(jìn)行限制。它還提供了一個(gè)內(nèi)部DMA 模塊， 以實(shí)現(xiàn)快速數(shù)據(jù)吞吐和硬件支持的IP 校驗(yàn)和計(jì)算。與主控制器的通信通過兩個(gè)中斷引腳(INT和WOL)和SPI 腳(SO、SI、SCK、CS)實(shí)現(xiàn)， 數(shù)據(jù)傳輸速率高達(dá)10Mb/s.兩個(gè)專用的引腳(LEDA、LEDB)用于連接LED, 進(jìn)行網(wǎng)絡(luò)活動(dòng)狀態(tài)指示。圖1 所示為ENC28J60 的典型應(yīng)用電路。

 圖1　ENC28J60的典型應(yīng)用電路

ENC28J60 由7 個(gè)主要功能模塊組成：SPI 接口， 充當(dāng)主控制器和ENC28J60 之間通信通道; 控制寄存器， 用于控制和監(jiān)視ENC28J60; 雙端口RAM緩沖器， 用于接收和發(fā)送數(shù)據(jù)包; 判優(yōu)器， 當(dāng)DMA、發(fā)送和接收模塊發(fā)出請(qǐng)求時(shí)對(duì)RAM緩沖器的訪問進(jìn)行控制; 總線接口， 對(duì)通過SPI 接收的數(shù)據(jù)和命令進(jìn)行解析;MAC 模塊：實(shí)現(xiàn)符合IEEE 802.3 標(biāo)準(zhǔn)的MAC 邏輯; PHY 模塊， 對(duì)雙絞線上的模擬數(shù)據(jù)進(jìn)行編碼和譯碼。ENC28J60 還包括其他支持模塊， 諸如振蕩器、片內(nèi)穩(wěn)壓器、電平變換器(提供可以接受5V 電壓的I/O 引腳)和系統(tǒng)控制邏輯。

根據(jù)以上說明， ENC28J60 應(yīng)用于嵌入式網(wǎng)絡(luò)接口是非常合適的， 有廣闊的應(yīng)用發(fā)展前景。

3 ENC28J60 在嵌入式網(wǎng)絡(luò)接口的應(yīng)用

3.1 硬件電路設(shè)計(jì)

利用ENC28J60 可以構(gòu)成不同功能的網(wǎng)絡(luò)終端節(jié)點(diǎn)， 如網(wǎng)絡(luò)服務(wù)器、帶Internet 功能的設(shè)備、遠(yuǎn)程監(jiān)控(數(shù)據(jù)采集， 診斷)設(shè)備等。圖2 所示為基于ENC28J60 的嵌入式網(wǎng)絡(luò)接口的硬件電路原理圖。電路中有：2 個(gè)LED 狀態(tài)指示燈主要用來顯示網(wǎng)絡(luò)連接狀態(tài)， 包括PHY 是否沖突、連接是否建立、是否接收數(shù)據(jù)、連接速度、雙工模式等; 必需的偏置電阻R3(2kΩ， 精度為1%);高速局域網(wǎng)電磁隔離模塊(即RJ45 以太網(wǎng)接口)， 應(yīng)用中，ENC28J60 的物理端口與隔離變壓器HR901170A 連接時(shí)必須符合IEEE802.3 對(duì)物理層規(guī)范的要求， 如RJ45 的插孔與隔離變壓器的間隔應(yīng)盡量小， 輸出和輸入差分信號(hào)對(duì)的走線要有很好的隔離。 

圖2　基于ENC28J60的嵌入式網(wǎng)絡(luò)接口的硬件電路原理圖

電路中的主控制器采用Atmel 公司的ATmega16 單片機(jī)，它具有先進(jìn)的RISC(精簡(jiǎn)指令集計(jì)算機(jī))結(jié)構(gòu)、16 kB 可編程Flash 存儲(chǔ)器、512 B 的EEPROM和1 kB 片內(nèi)SRAM, 具有豐富的外設(shè)接口， 其SPI 接口允許ATmega16 與外設(shè)進(jìn)行高速的同步數(shù)據(jù)傳輸。本設(shè)計(jì)中ATmega16 SPI 配置為主機(jī)模式，ENC28J60 為從設(shè)備。ATmega16 的SPI 工作模式由CPOL、CPHA 設(shè)置， 根據(jù)ENC28J60 的SPI 讀寫時(shí)序， ATmega16 的SPI工作模式應(yīng)設(shè)置為模式0.ATmega16 通過將ENC28J60 的CS引腳置低實(shí)現(xiàn)與其的同步。SPI 時(shí)鐘由寫入到SPI 發(fā)送緩沖寄存器的數(shù)據(jù)啟動(dòng)， SPI MOSI(PB5)引腳上的數(shù)據(jù)發(fā)送秩序由寄存器SPCR 的DORD 位控制， 置位時(shí)數(shù)據(jù)的LSB(最低位)首先發(fā)送， 否則數(shù)據(jù)的MSB(最高位)首先發(fā)送。我們選擇先發(fā)送MSB,同時(shí)接收到的數(shù)據(jù)傳送到接收緩沖寄存器， CPU 進(jìn)行右對(duì)齊從接收緩沖器中讀取接收到的數(shù)據(jù)。應(yīng)該注意， 當(dāng)需要從ENC28J60 中讀取多個(gè)數(shù)據(jù)時(shí)， 即使ENC28J60 并不需要ATmega16 串行輸出的數(shù)據(jù)， 每讀取一個(gè)數(shù)據(jù)前都要向SPI 發(fā)送緩沖器寫一個(gè)數(shù)據(jù)以啟動(dòng)SPI 接口時(shí)鐘。由于SPI 系統(tǒng)的發(fā)送方向只有1 個(gè)緩沖器， 而在接收方向有2 個(gè)緩沖器， 所以在發(fā)送時(shí)一定要等到移位過程全部結(jié)束后， 才能對(duì)SPI 數(shù)據(jù)寄存器執(zhí)行寫操作; 而在接收數(shù)據(jù)時(shí)， 需要在下一個(gè)字節(jié)移位過程結(jié)束之前通過訪問SPI 數(shù)據(jù)寄存器讀取當(dāng)前接收到的數(shù)據(jù)， 否則第1 個(gè)數(shù)據(jù)丟失。