《電子技術(shù)應(yīng)用》
您所在的位置:首頁 > 嵌入式技術(shù) > 設(shè)計(jì)應(yīng)用 > 如何收斂高速ADC時(shí)序
如何收斂高速ADC時(shí)序
Joe Venable 德州儀器 (TI)
德州儀器 (TI) 系統(tǒng)與應(yīng)用工程經(jīng)理
摘要: 最近幾年,高速、高精度的模數(shù)轉(zhuǎn)換器 (ADC) 變得疾速。在2006年,一款業(yè)界一流的12-位轉(zhuǎn)換器才達(dá)到250兆采樣/秒 (MSPS)。而今天,這一速度已經(jīng)翻了一番,達(dá)到了500 MSPS。14位和16-位精度的類似發(fā)展趨勢也日益明顯。這表明,在比特精度不變的條件下,ADC速度正以幾乎每年翻一番的速度發(fā)展。采樣速率增長的結(jié)果是,收斂數(shù)字時(shí)序來確保您終端系統(tǒng)的數(shù)據(jù)完整性正變得越來越重要。
關(guān)鍵詞: 嵌入式操作系統(tǒng) ADC TI
Abstract:
Key words :

 

最近幾年,高速、高精度的title="模數(shù)轉(zhuǎn)換">模數(shù)轉(zhuǎn)換器 (ADC) 變得疾速。在2006年,一款業(yè)界一流的12-位轉(zhuǎn)換器才達(dá)到250兆采樣/秒 (MSPS)。而今天,這一速度已經(jīng)翻了一番,達(dá)到了500 MSPS。14位和16-位精度的類似發(fā)展趨勢也日益明顯。這表明,在比特精度不變的條件下,ADC速度正以幾乎每年翻一番的速度發(fā)展。采樣速率增長的結(jié)果是,收斂數(shù)字時(shí)序來確保您終端系統(tǒng)的數(shù)據(jù)完整性正變得越來越重要。

要收斂時(shí)序,需在ADC和數(shù)字接收機(jī)產(chǎn)品說明書中找到建立時(shí)間 (tsu) 和保持時(shí)間 (th)。建立時(shí)間是接收機(jī)時(shí)鐘沿之前數(shù)據(jù)必須有效的時(shí)間,而保持時(shí)間是時(shí)鐘沿之后ADC數(shù)據(jù)必須有效的時(shí)間量(請參見參考文獻(xiàn)1)。ADC的建立時(shí)間和保持時(shí)間加在一起便決定了時(shí)間數(shù)據(jù)是否有效。這樣,長建立時(shí)間和保持時(shí)間是ADC的一種理想狀態(tài)。

同樣,對于數(shù)字接收機(jī)來說,通過增加建立時(shí)間和保持時(shí)間,您可以獲得規(guī)定的數(shù)據(jù)有效時(shí)間。這種情況下,數(shù)值越小越好。要收斂時(shí)序,ADC數(shù)據(jù)有效時(shí)間應(yīng)該始終大于接收機(jī)的輸入要求數(shù)據(jù)有效時(shí)間。

通常情況下,ADC產(chǎn)品說明書有兩套時(shí)序數(shù):一套用于輸入時(shí)鐘;另一套用于輸出時(shí)鐘。要知道您的應(yīng)用使用哪一套,需考慮有多少ADC數(shù)字總線連接到您的數(shù)字接收機(jī)。不管您是什么樣的應(yīng)用,收斂時(shí)序時(shí)請始終使用最小值欄中的值,因?yàn)樗鼈兇順O端情況。

在一個(gè)ADC輸出總線和一個(gè)數(shù)字接收機(jī)的最簡單情況下,數(shù)字接收機(jī)的默認(rèn)時(shí)鐘連接會使用ADC時(shí)鐘輸出,有時(shí)稱作數(shù)據(jù)準(zhǔn)備 (dataready) (DRY)。利用這種設(shè)計(jì)方法,您可以最大化ADC的建立和保持時(shí)間。使用參考輸出時(shí)鐘的產(chǎn)品說明書數(shù)值。

為什么?簡而言之,我們必須了解ADC內(nèi)部的輸出緩沖。ADC輸出緩沖的時(shí)序隨半導(dǎo)體工藝、緩沖電壓電平和溫度的差異而不同。使用ADC的時(shí)鐘輸出時(shí),工藝、電壓和溫度的差異等同地作用于ADC數(shù)字和時(shí)鐘輸出。這就避免了時(shí)鐘和數(shù)字輸出之間延遲的增加,從而最大化ADC建立時(shí)間和保持時(shí)間。

當(dāng)一個(gè)系統(tǒng)中出現(xiàn)多個(gè)ADC時(shí),需考慮兩種截然不同的情況。第一種情況中,需考慮的狀態(tài)是:這些ADC均安裝在同一顆IC上,并且每條全數(shù)字輸出總線僅提供一個(gè)時(shí)鐘輸出。(例如,在ADS62P45設(shè)計(jì)里,TI將兩個(gè)ADC集成到一顆IC中。)由于所有ADC通道都在同一顆IC上,因此工藝 、電壓和溫度處處都相同。這樣,對于最大ADC建立時(shí)間和保持時(shí)間來說,設(shè)計(jì)人員應(yīng)該在多個(gè)ADC數(shù)字總線中使用ADC的時(shí)鐘輸出來鎖閉;假設(shè)能夠以這種方式來配置接收機(jī)。這種情況與前面介紹的情況類似,您可以使用被稱為ADC產(chǎn)品說明書輸出時(shí)鐘的建立時(shí)間和保持時(shí)間。

另一種情況中,您有多個(gè)連接單時(shí)鐘接收機(jī)的ADC IC,則您必須使用參考時(shí)鐘輸入的ADC時(shí)序數(shù)。即使您仍然在多個(gè)ADC IC輸出中使用ADC時(shí)鐘輸出來鎖閉,您也需要使用參考ADC時(shí)鐘輸入的時(shí)序數(shù)來收斂時(shí)序。至少,不同IC之間的半導(dǎo)體工藝會不同,從而帶來更大的延遲,并最小化ADC建立時(shí)間和保持時(shí)間。但是,如果您可以使用器件最小值收斂時(shí)序的話,那么您就可以保證接口比特誤差不會因時(shí)序而出現(xiàn)。

作者簡介

Joe Venable現(xiàn)任TI高速數(shù)據(jù)轉(zhuǎn)換器系統(tǒng)與應(yīng)用工程經(jīng)理。在過去的8年中,他曾擔(dān)任過模擬半導(dǎo)體應(yīng)用與系統(tǒng)的各種職位,主要負(fù)責(zé)數(shù)據(jù)轉(zhuǎn)換器、醫(yī)學(xué)和寬帶通信。

他畢業(yè)于俄亥俄州立大學(xué)哥倫布分校 (Ohio State University, Columbus),獲電子工程理學(xué)士學(xué)位。Joe 撰寫了多篇關(guān)于模擬的文章和應(yīng)用手冊,并且多次組織并舉辦了數(shù)據(jù)轉(zhuǎn)換器研討會。

此內(nèi)容為AET網(wǎng)站原創(chuàng),未經(jīng)授權(quán)禁止轉(zhuǎn)載。