《電子技術(shù)應(yīng)用》
您所在的位置:首頁 > 通信與網(wǎng)絡(luò) > 設(shè)計應(yīng)用 > ARM服務(wù)器炸彈!A15 16核心、支持DDR4
ARM服務(wù)器炸彈!A15 16核心、支持DDR4
來源:驅(qū)動之家
網(wǎng)界網(wǎng)
摘要: ARM距離服務(wù)器越來越近了!今天,ARM宣布了新一代緩存一致性網(wǎng)絡(luò)“CoreLink CCN-504”,這套高性能的服務(wù)器系統(tǒng)IP號稱可以滿足未來10-15年的海量數(shù)據(jù)和高效網(wǎng)絡(luò)架構(gòu)需求。
關(guān)鍵詞: 服務(wù)器 ARM CCN-504 CoreLink
Abstract:
Key words :

ARM距離服務(wù)器越來越近了!今天,ARM宣布了新一代緩存一致性網(wǎng)絡(luò)“CoreLink CCN-504”,這套高性能的服務(wù)器系統(tǒng)IP號稱可以滿足未來10-15年的海量數(shù)據(jù)和高效網(wǎng)絡(luò)架構(gòu)需求。

該網(wǎng)路基于AMBA 4 ACE規(guī)范和Cortex-A15 MPCore四核心處理器,支持ARMv8指令集、64位運算,最多可以四顆組成一致性集群,也就是最多16個核心(上代CCI-400最多八個)。
通過128bit寬度總線通道,系統(tǒng)帶寬最高可達(dá)1Tb/s,同時還整合了低延遲的三級緩存,容量8-16MB。

CorLink CCN-504、DMC-520系統(tǒng)架構(gòu)圖(圖片來自驅(qū)動之家,下同)
作為配合,ARM還發(fā)布了動態(tài)內(nèi)存控制器“CoreLink DMC-520”,支持雙通道DDR3、DDR3L和未來的DDR4,并支持ECC for x72 DRAM、TrustZone、End to End QoS等企業(yè)級特性。這也是ARM DDR4接口方案的一部分,整合了ARM Artisan DDR4/3 PHY IP,定于明年推出。

A15處理器架構(gòu)圖
ARM透露,這套設(shè)計目前是基于28nm工藝的,未來可以升級到20nm。
ARM CoreLink CCN-504緩存一致性網(wǎng)絡(luò)現(xiàn)已開始提供授權(quán),樣品將于2013年交付合作伙伴。LSI、Calxeda(開發(fā)過ARM服務(wù)器的那位)已經(jīng)率先購買了其授權(quán)。
 
此內(nèi)容為AET網(wǎng)站原創(chuàng),未經(jīng)授權(quán)禁止轉(zhuǎn)載。