《電子技術(shù)應(yīng)用》
您所在的位置:首頁(yè) > 電源技術(shù) > 設(shè)計(jì)應(yīng)用 > 關(guān)于MOSFET驅(qū)動(dòng)電阻的選擇
關(guān)于MOSFET驅(qū)動(dòng)電阻的選擇
摘要: L為PCB走線(xiàn)電感,根據(jù)他人經(jīng)驗(yàn)其值為直走線(xiàn)1nH/mm,考慮其他走線(xiàn)因素,取L=Length+10(nH),其中Length單位取mm。
關(guān)鍵詞: MOS|IGBT|元器件 MOSFET 柵極 電阻
Abstract:
Key words :

L為PCB走線(xiàn)電感,根據(jù)他人經(jīng)驗(yàn)其值為直走線(xiàn)1nH/mm,考慮其他走線(xiàn)因素,取L=Length+10(nH),其中Length單位取mm。

Rg為柵極驅(qū)動(dòng)電阻,設(shè)驅(qū)動(dòng)信號(hào)為12V峰值的方波。

Cgs為MOSFET柵源極電容,不同的管子及不同的驅(qū)動(dòng)電壓時(shí)會(huì)不一樣,這兒取1nF。

VL+VRg+VCgs=12V

計(jì)算式

計(jì)算式

這是個(gè)3階系統(tǒng),當(dāng)其極點(diǎn)為3個(gè)不同實(shí)根時(shí)是個(gè)過(guò)阻尼震蕩,有兩個(gè)相同實(shí)根時(shí)是臨界阻尼震蕩,當(dāng)有虛根時(shí)是欠阻尼震蕩,此時(shí)會(huì)在MOSFET柵極產(chǎn)生上下震蕩的波形,這是我們不希望看到的,因此柵極電阻Rg阻值的選擇要使其工作在臨界阻尼和過(guò)阻尼狀態(tài),考慮到參數(shù)誤差實(shí)際上都是工作在過(guò)阻尼狀態(tài)。

根據(jù)以上得到

計(jì)算式

計(jì)算式

因此根據(jù)走線(xiàn)長(zhǎng)度可以得到Rg最小取值范圍。

等效驅(qū)動(dòng)電路圖

等效驅(qū)動(dòng)電路圖

分別考慮20m長(zhǎng)m和70mm長(zhǎng)的走線(xiàn): L20=30nH,L70=80nH, 則Rg20=8.94Ω,Rg70=17.89Ω,

以下分別是電壓電流波形:

電壓電流波形

電壓電流波形

可以看到當(dāng)Rg比較小時(shí)驅(qū)動(dòng)電壓上沖會(huì)比較高,震蕩比較多,L越大越明顯,此時(shí)會(huì)對(duì)MOSFET及其他器件性能產(chǎn)生影響。但是阻值過(guò)大時(shí)驅(qū)動(dòng)波形上升比較慢,當(dāng)MOSFET有較大電流通過(guò)時(shí)會(huì)有不利影響。

MOSFET有較大電流通過(guò)時(shí)

MOSFET有較大電流通過(guò)時(shí)

此外也要看到,當(dāng)L比較小時(shí),此時(shí)驅(qū)動(dòng)電流的峰值比較大,而一般IC的驅(qū)動(dòng)電流輸出能力都是有一定限制的,當(dāng)實(shí)際驅(qū)動(dòng)電流達(dá)到IC輸出的最大值時(shí),此時(shí)IC輸出相當(dāng)于一個(gè)恒流源,對(duì)Cgs線(xiàn)性充電,驅(qū)動(dòng)電壓波形的上升率會(huì)變慢。電流曲線(xiàn)就可能如左圖所示(此時(shí)由于電流不變,電感不起作用)。這樣可能會(huì)對(duì)IC的可靠性產(chǎn)生影響,電壓波形上升段可能會(huì)產(chǎn)生一個(gè)小的臺(tái)階或毛刺。

IC的PWM OUT輸出

IC的PWM OUT輸出

一般IC的PWM OUT輸出如左圖所示,內(nèi)部集成了限流電阻Rsource和Rsink,通常Rsource>Rsink,具體數(shù)值大小同IC的峰值驅(qū)動(dòng)輸出能力有關(guān),可以近似認(rèn)為R=Vcc/Ipeak。一般IC的驅(qū)動(dòng)輸出能力在0.5A左右,因此Rsource在20Ω左右。

由前面的電壓電流曲線(xiàn)可以看到一般的應(yīng)用中IC的驅(qū)動(dòng)可以直接驅(qū)動(dòng)MOSFET,但是考慮到通常驅(qū)動(dòng)走線(xiàn)不是直線(xiàn),感量可能會(huì)更大,并且為了防止外部干擾,還是要使用Rg驅(qū)動(dòng)電阻進(jìn)行抑制??紤]到走線(xiàn)分布電容的影響,這個(gè)電阻要盡量靠近MOSFET的柵極。

表


可以看到L對(duì)上升時(shí)間的影響比較小,主要還是Rg影響比較大。上升時(shí)間可以用2*Rg*Cgs來(lái)近似估算,通常上升時(shí)間小于導(dǎo)通時(shí)間的二十分之一時(shí),MOSFET開(kāi)關(guān)導(dǎo)通時(shí)的損耗不致于會(huì)太大造成發(fā)熱問(wèn)題,因此當(dāng)MOSFET的最小導(dǎo)通時(shí)間確定后Rg最大值也就確定了 ,一般Rg在取值范圍內(nèi)越小越好,但是考慮EMI的話(huà)可以適當(dāng)取大。

以上討論的是MOSFET ON狀態(tài)時(shí)電阻的選擇,在MOSFET OFF狀態(tài)時(shí)為了保證柵極電荷快速瀉放,此時(shí)阻值要盡量小,這也是Rsink

圖


實(shí)際使用中還要考慮MOSFET柵漏極還有個(gè)電容Cgd的影響,MOSFET ON時(shí)Rg還要對(duì)Cgd充電,會(huì)改變電壓上升斜率,OFF時(shí)VCC會(huì)通過(guò)Cgd向Cgs充電,此時(shí)必須保證Cgs上的電荷快速放掉,否則會(huì)導(dǎo)致MOSFET的異常導(dǎo)通。

此內(nèi)容為AET網(wǎng)站原創(chuàng),未經(jīng)授權(quán)禁止轉(zhuǎn)載。