《電子技術(shù)應(yīng)用》
您所在的位置:首頁 > 其他 > 設(shè)計(jì)應(yīng)用 > 計(jì)算機(jī)的心臟-時(shí)鐘電路的設(shè)計(jì)
計(jì)算機(jī)的心臟-時(shí)鐘電路的設(shè)計(jì)
摘要: 主機(jī)板的時(shí)鐘電路必須為許多的組件提供各種不同的工作頻率,以往舊式的主機(jī)板都是使用石英振蕩器來處理,但石英振蕩器一次只能輸出一種頻率,在需要多種時(shí)鐘輸出的新式主機(jī)板中,顯然不敷使用。所以有些廠商將這些原本散布在主機(jī)板上各處的振蕩電路整合成一顆可輸出各種頻率的芯片,主機(jī)板采用此類時(shí)鐘產(chǎn)生芯片將可以達(dá)到節(jié)省成本與空間的目的。
Abstract:
Key words :

 所有的數(shù)字電路都需要依靠時(shí)鐘信號來使組件的運(yùn)作同步,每單位時(shí)間內(nèi)電路可運(yùn)作的次數(shù)取決于時(shí)鐘的頻率,因此時(shí)鐘運(yùn)作的頻率即被大家視為系統(tǒng)運(yùn)作的性能指針。

主機(jī)板時(shí)鐘電路的需求

熟悉硬件的讀者應(yīng)該都知道,主機(jī)板上處理器、芯片組和主存儲器等幾個主要的組件各有其工作時(shí)鐘,中央處理器CPU的外部頻率依照摩爾定律不斷提高,隨著英特爾與AMD在近期推出多款新的處理器,200MHz外頻的時(shí)代也正式來臨(CPU上標(biāo)示的工作速度為處理器內(nèi)頻,是以外頻乘以倍頻產(chǎn)生,并不由主機(jī)板時(shí)鐘電路直接提供)。處理器和北橋芯片之間以前端總線(FSB)相連接,以CPU的外頻為基準(zhǔn),每周期傳送兩次或四次數(shù)據(jù),所以200MHz外頻乘上四倍頻就可以得到800MHz的FSB速度。內(nèi)存也隨著CPU的腳步,工作頻率快速推進(jìn)到200MHz的DDR400 PC3200規(guī)格。其余南橋芯片與AGP、PCI、USB等總線則各有其業(yè)界規(guī)定的工作時(shí)鐘標(biāo)準(zhǔn),如PCI為33MHz、AGP為66MHz等等。

因此主機(jī)板的時(shí)鐘電路必須為許多的組件提供各種不同的工作頻率,以往舊式的主機(jī)板都是使用石英振蕩器來處理,但石英振蕩器一次只能輸出一種頻率,在需要多種時(shí)鐘輸出的新式主機(jī)板中,顯然不敷使用。所以有些廠商將這些原本散布在主機(jī)板上各處的振蕩電路整合成一顆可輸出各種頻率的芯片,主機(jī)板采用此類時(shí)鐘產(chǎn)生芯片將可以達(dá)到節(jié)省成本與空間的目的。

時(shí)鐘發(fā)生器的基本構(gòu)造

鎖相環(huán)(Phase Locked Loop ,PLL)是時(shí)鐘發(fā)生器的核心技術(shù),現(xiàn)代的時(shí)鐘發(fā)生器只需由石英晶體提供一個基準(zhǔn)頻率,并利用一個以上的PLL,搭配不同比例的除頻電路,來產(chǎn)生各種頻率的時(shí)鐘輸出,取代傳統(tǒng)系統(tǒng)中的多個石英晶體。

其中PLL的部分具有兩個輸入端,分別為參考頻率(Fref)與反饋頻率(Fvco),與一個輸出端(Fout)。三者之間關(guān)系可以公式表示如下。

Fout=(Fref·P)/(Q·N)

PLL 基本上為一個負(fù)反饋系統(tǒng),在回路中利用反饋信號,將輸出端的信號頻率及相位,鎖定在輸入端參考信號的頻率及相位上。相位頻率檢波器(Phase Frequency Detector,PFD)比較基準(zhǔn)參考頻率(Fref)及反饋頻率(Fvco)兩者之間的相位關(guān)系與頻率的差異,并檢知出兩者相位的相位差及頻率的高低差,以影響電壓控制振蕩器(Voltage Controlled Oscillator,VCO)的頻率輸出。當(dāng)Fref/Q超前Fvco/P時(shí),UP高電位輸出使Fout頻率加快;相反的當(dāng)Fref/Q落后Fvco /P時(shí),DN高電位輸出使Fout頻率減慢,最后可達(dá)到如公式所表示的穩(wěn)定輸出狀態(tài),因此只需調(diào)整PLL外部除頻電路的P、Q、R值之間的比例,就可得到需要的輸出頻率。

PC超頻與時(shí)鐘電路的關(guān)聯(lián)

超頻對于計(jì)算機(jī)發(fā)燒友來說,可謂是最熱衷的一個主題了。所謂超頻就是強(qiáng)迫系統(tǒng)的工作時(shí)鐘于高于標(biāo)示的頻率,從而達(dá)到提高性能的目的。

基本的超頻方法即是藉由手動調(diào)整將中央處理器的工作頻率提高至標(biāo)準(zhǔn)的工作頻率之上,一般而言,生產(chǎn)中央處理器的廠商為了確保其CPU工作的穩(wěn)定可靠,通常會以實(shí)際測試結(jié)果的較低規(guī)格來標(biāo)示,使制造出來的計(jì)算機(jī)系統(tǒng)以低于CPU極限值的速度工作。因此使用者便有機(jī)會在不用付出額外成本的情形下,壓榨出系統(tǒng)的最佳效能。

中央處理器的工作頻率等于外頻乘以倍頻數(shù),不管是調(diào)整外頻或是倍頻數(shù)都可達(dá)到提高中央處理器工作頻率的目的,但目前大部分的CPU出廠時(shí)都已將倍頻死鎖固定,因此只剩下外頻的部分可以由使用者動動手腳。
以往調(diào)整外頻/倍頻的方法,需要使用者根據(jù)說明書調(diào)整主機(jī)板上的跳線或是DIP開關(guān),以獲得想要的頻率。新一代的時(shí)鐘發(fā)生器,配備有 SMBus(System Management Bus)接口,可由BIOS直接控制,因此使用者甚至不用拆機(jī)殼,只需坐在計(jì)算機(jī)面前,通過鍵盤及屏幕,即可隨意調(diào)整系統(tǒng)工作頻率了。此外通過控制時(shí)鐘發(fā)生器中的緩存器控制位,可以以極小的線性級距微調(diào)CPU的外頻(以MHz為單位),不像以往的跳線設(shè)定方式,一下子從100MHz直接跳至 133MHz,CPU容易超出其極限而導(dǎo)致當(dāng)機(jī)。

如前述提到,主機(jī)板上各個組件都有其固定的工作頻率,而各個總線的工作頻率和系統(tǒng)的頻率大部分都維持固定的比例來工作。換句話說,傳統(tǒng)的時(shí)鐘發(fā)生器通常是以CPU的外頻作為基準(zhǔn)頻率,通過固定比例的除頻,產(chǎn)生其余外設(shè)所使用的時(shí)鐘。所以當(dāng)使用者調(diào)高CPU外頻的同時(shí),總線及外設(shè)的時(shí)鐘也會等比例地被提升,有的時(shí)候CPU尚未超出其工作極限,反而是外設(shè)承受不了過高的頻率而罷工了。

為了提高在超頻時(shí)的系統(tǒng)穩(wěn)定性,新一代的時(shí)鐘發(fā)生器將AGP/PCI等總線的頻率,采用與CPU外頻“異步”的設(shè)計(jì)方式,或加入多段式的除頻子系統(tǒng),使用者就可以自由設(shè)定AGP/PCI的工作頻率,以符合外設(shè)的工作需求。
目前使用軟件來調(diào)整超頻的頻率,如果頻率設(shè)定超過系統(tǒng)可接受的范圍時(shí),計(jì)算機(jī)根本就無法工作了,如何將設(shè)定調(diào)回原先可使用的狀態(tài)呢?CYPRESS為此在時(shí)鐘發(fā)生器中加入了稱為看門狗定時(shí)器(Watchdog Timer)的設(shè)計(jì),每當(dāng)BIOS為系統(tǒng)設(shè)定了新的工作頻率時(shí),BIOS也要負(fù)責(zé)設(shè)定看門狗定時(shí)器的倒數(shù)計(jì)時(shí)時(shí)間。系統(tǒng)依新的工作頻率重新開機(jī)后,定時(shí)器依所設(shè)定的時(shí)間倒數(shù),若系統(tǒng)正常啟動,則BIOS會負(fù)責(zé)通過SMBus將定時(shí)器設(shè)定清除,系統(tǒng)往后就依新的工作頻率運(yùn)行;若是系統(tǒng)無法正常啟動,當(dāng)定時(shí)器倒數(shù)結(jié)束后,時(shí)鐘發(fā)生器會發(fā)出復(fù)位信號,使系統(tǒng)重新啟動,并將時(shí)鐘發(fā)生器中的頻率設(shè)定回復(fù)成之前可正常工作的頻率設(shè)定。因此當(dāng)頻率設(shè)定失敗時(shí),系統(tǒng)將自動重設(shè)為原始狀態(tài),使用者無須介入以硬件重設(shè)系統(tǒng)。

時(shí)鐘發(fā)生器可簡化主機(jī)板設(shè)計(jì)

專為主機(jī)板設(shè)計(jì)的時(shí)鐘發(fā)生器,提供多種的可編程特性,方便主機(jī)板廠商設(shè)計(jì)產(chǎn)品。比如說,對于使用者超頻的需求,藉由可編程設(shè)定的時(shí)鐘頻率,可由BIOS中自由設(shè)定工作頻率,而不需要在主機(jī)板上多加額外的控制電路。

可編程的時(shí)鐘發(fā)生器除了滿足超頻的目的外,其動態(tài)的頻率調(diào)整能力還可以用于減少電源消耗。以筆記本電腦為例,系統(tǒng)在運(yùn)行時(shí)并不總是需要全部的處理器效能,此時(shí)可通過時(shí)鐘的降低,減少系統(tǒng)的功率消耗,延長電池的使用時(shí)間。

另外與使用者較為無關(guān)的時(shí)鐘發(fā)生器特性,還包括可程控的時(shí)滯與定時(shí),主機(jī)板廠商可配合各種不同的機(jī)板布局,調(diào)整各種接口時(shí)鐘之間的時(shí)鐘延遲,使各種相關(guān)接口的組件保持同步(或符合其相對的時(shí)鐘延遲規(guī)格)動作。并可依各類內(nèi)存的不同特性,微調(diào)時(shí)鐘信號的觸發(fā)相位,以方便工程師進(jìn)行電路板設(shè)計(jì)。

主機(jī)板廠商也時(shí)常為了符合各種電磁干擾(EMI)的法規(guī)而煩惱,產(chǎn)品通常必須重復(fù)進(jìn)行送測、重布線、遮蔽隔離等耗費(fèi)時(shí)間精力的程序,延后產(chǎn)品的上市時(shí)程,降低產(chǎn)品的獲利能力,目前時(shí)鐘發(fā)生器中的可編程擴(kuò)頻(SST)功能則可用來降低產(chǎn)品的EMI。

利用時(shí)鐘發(fā)生器中PLL的特性,以系統(tǒng)時(shí)鐘為中心作小幅度的調(diào)變,將可使EMI的能量平均散布在一小段的頻譜范圍中,以降低單一頻率EMI的峰值。

可編程的擴(kuò)頻比例,可視主機(jī)板的線路不同布局,讓主機(jī)板工程師自行設(shè)定最符合該主機(jī)板設(shè)計(jì)的擴(kuò)頻比例參數(shù),調(diào)整出最好的EMI擴(kuò)頻效果,也使工程師能在最短的時(shí)間內(nèi)完成產(chǎn)品的開發(fā)。

時(shí)鐘發(fā)生器與CPU一樣,也隨著時(shí)代的腳步逐漸進(jìn)化。目前時(shí)鐘發(fā)生器的多功能與可編程特性讓使用者在操作上越來越便利,也使廠商在產(chǎn)品設(shè)計(jì)上更加靈活。

此內(nèi)容為AET網(wǎng)站原創(chuàng),未經(jīng)授權(quán)禁止轉(zhuǎn)載。