應(yīng)用于高能效電子產(chǎn)品的首要高性能硅方案供應(yīng)商安森美半導(dǎo)體(ON Semiconductor，美國納斯達(dá)克上市代號：ONNN)推出新系列的有源時鐘產(chǎn)生器集成電路(IC)，管理時鐘源的電磁干擾(EMI)及射頻干擾(RFI)，為所有依賴于時鐘的信號提供降低全系統(tǒng)級的EMI。
　
　　新的P3MS650100H及P3MS650103H 低壓互補(bǔ)金屬氧化物半導(dǎo)體(LVCMOS) 降低峰值EMI時鐘產(chǎn)生器非常適合用于空間受限的應(yīng)用，如便攜電池供電設(shè)備，包括手機(jī)及平板電腦。這些便攜設(shè)備的EMI/RFI可能是一項(xiàng)重要挑戰(zhàn)，而符合相關(guān)規(guī)范是先決條件。這些通用新器件采用小型4引腳WDFN封裝，尺寸僅為1 mm x 1.2 mm x 0.8 mm。這些擴(kuò)頻型時鐘產(chǎn)生器提供業(yè)界最小的獨(dú)立式有源方案，以在時鐘源和源自時鐘源的下行時鐘及數(shù)據(jù)信號處降低EMI/RFI。
　
　　P3MS650100H及P3MS650103H支持的輸入電壓范圍為1.8伏(V)至3.3 V，典型偏差為0.45%至1.4%，在時鐘源降低EMI/RFI的頻率范圍在15兆赫茲(MHz)至60 MHz。工作溫度范圍為-20 ºC至+85 ºC。
　
　　安森美半導(dǎo)體定制工業(yè)及時序產(chǎn)品副總裁Ryan Cameron說：“需要符合EMI規(guī)范同時控制成本及把印制電路板(PCB)占用面積減至最小，是移動應(yīng)用的重要挑戰(zhàn)。我們新的降低EMI IC克服這些挑戰(zhàn)，提供在時鐘源及源自時鐘源的下行時鐘及數(shù)據(jù)信號處降低EMI/RFI的高性價(jià)比方案。設(shè)計(jì)工程師在設(shè)計(jì)周期及早采用這些器件，可無須其他方案及加入成本不菲的額外PCB層或屏蔽來處理EMI/RFI問題。”
　
　　安森美半導(dǎo)體計(jì)劃在2012年第1季度推出這系列更多針對不同頻率范圍及派生版本的IC。
　
封裝及價(jià)格
　　P3MS650xxxH采用4引腳WDFN封裝，每批量10,000片的單價(jià)為0.37美元。