《電子技術應用》
您所在的位置:首頁 > 模擬設計 > 業(yè)界動態(tài) > NEC電子開發(fā)出40納米DRAM混載系統(tǒng)LSI 混載工藝技術

NEC電子開發(fā)出40納米DRAM混載系統(tǒng)LSI 混載工藝技術

預計2008年底將可推向市場
2007-11-30
作者:NEC電子
??? NEC電子近日完成了兩種線寬40納米的DRAM混載系統(tǒng)LSI工藝技術的開發(fā),使用該工藝可以生產(chǎn)最大可集成256MbitDRAM的系統(tǒng)LSI。40nm" title="40nm">40nm工藝技術比新一代45nm" title="45nm">45nm半導體配線工藝更加微細,被稱為45nm的下一代產(chǎn)品。此次,NEC電子推出的工藝中,一種為低工作功耗的“UX8GD”工藝,它可使邏輯部分的處理速度最快達到800MHz,同時保持低功耗" title="低功耗">低功耗;另一種為低漏電流的“UX8LD”工藝,它的功耗約為內(nèi)嵌同等容量SRAM的1/3左右。
??? UX8GD和 UX8LD 是在線寬從55nm" title="55nm">55nm縮小至40nm的CMOS工藝技術的基礎上結合了NEC電子原有的eDRAM混載工藝技術而成, 它成功地將DRAM的單元面積縮小到了0.06μm2,約為55nm工藝產(chǎn)品的1/2,因此在搭載同等容量的存儲器時,芯片面積與55nm產(chǎn)品相比,最大能縮小50%,有效地降低了產(chǎn)品成本。另外,新技術不僅應用了在55nmDRAM混載LSI工藝“UX7LSeD”中所采用的鉿(hafnium)柵極絕緣膜,還使用了鎳硅化物(nickel-silicide)柵電極、做為DRAM電容器使用的鋯氧化物(zirconium-oxide)高介電率(High-k)絕緣膜技術等技術,因此能夠降低溝道部分的雜質濃度同時減少寄生阻抗,這有利于(1)減少漏極與襯底之間的漏電流并且長時間保持數(shù)據(jù)(2)減少晶體管性能偏差(3)實現(xiàn)邏輯/存儲器部分高速化等,有助于用戶更輕松的設計高性能設備。
??? 此項技術的運用,有助于用戶在設計數(shù)碼相機、攝像機、游戲機等對低功耗、小型化,薄型化要求較高的數(shù)字AV設備以及手持設備時,能更輕松的增加功能。
??? 近幾年,在數(shù)字AV設備、便攜式設備領域,為滿足最終消費者需求而增加各種新功能的產(chǎn)品開發(fā),已成為當務之急。然而,增加新功能會導致芯片面積增大,從而引發(fā)成本增加,功耗增大等問題,這已成為刻不容緩的一大課題。NEC電子從0.18微米(μm)產(chǎn)品時代就開始生產(chǎn)DRAM混載LSI產(chǎn)品。2004年又針對游戲機、通信設備等應用開始量產(chǎn)" title="量產(chǎn)">量產(chǎn)90nm工藝的DRAM混載LSI產(chǎn)品。2007年秋季NEC電子又推出使用55nm工藝開發(fā)出的DRAM混載LSI樣品,并計劃于2008年開始量產(chǎn)。新技術不僅在原有55nm工藝的基礎上實現(xiàn)了低耗電化,而且通過將線寬減小至40nm,進行優(yōu)化處理,同時兼顧了提高芯片集成度和降低功耗方面雙重優(yōu)勢。
??? NEC電子計劃2008年在NEC山形對應用了該技術的DRAM混載LSI產(chǎn)品進行量產(chǎn)。今后,為了進一步提高生產(chǎn)效率,NEC電子將會更積極的推進在該領域的研發(fā)工作。
本站內(nèi)容除特別聲明的原創(chuàng)文章之外,轉載內(nèi)容只為傳遞更多信息,并不代表本網(wǎng)站贊同其觀點。轉載的所有的文章、圖片、音/視頻文件等資料的版權歸版權所有權人所有。本站采用的非本站原創(chuàng)文章及圖片等內(nèi)容無法一一聯(lián)系確認版權者。如涉及作品內(nèi)容、版權和其它問題,請及時通過電子郵件或電話通知我們,以便迅速采取適當措施,避免給雙方造成不必要的經(jīng)濟損失。聯(lián)系電話:010-82306118;郵箱:aet@chinaaet.com。