市調(diào)公司IC Knowledge稱，根據(jù)他們最近完成的一次"嚴密的"制程成本分析，在22nm及更高級別節(jié)點制程，FDSOI制程相比體硅制程的總體費效比更高。

　　IC Knowledge的總裁Scotten W. Jones表示：“FDSOI在制程簡化方面優(yōu)勢很大，因此除了性能更優(yōu)良之外，其相比體硅制程還同時具備更高的成本競爭力。而使用FDSOI制程生產(chǎn)芯片產(chǎn)品的工步數(shù)更少則是FDSOI總體費效比優(yōu)良的主要原因。”

　　雖然與離子注入有關的成本在芯片制造總成本中所占的比率相對較低，但FDSOI在減少離子注入工步，與離子注入準備用掩膜板數(shù)量方面的優(yōu)勢特別明顯。由于FDSOI產(chǎn)品制造環(huán)節(jié)更少，因此簡化了芯片的制造過程。

　　在進行這次制程成本分析過程中，IC Knowledge與Soitec即著名的SOI/FDSOI晶圓供應商進行了合作,定義了面向22nm節(jié)點制程的三種常用芯片制造工藝流程，并對其各自的成本進行了詳細的分析。這三種工藝流程包含一種采用體硅制程的工藝流程，兩種采用FDSOI制程的工藝流程，而兩種FDSOI工藝流程中，其一為采用離子注入技術(shù)進行漏源極摻雜（針對傳統(tǒng)的漏源極設計），而另外一種則使用就地摻雜技術(shù)對漏源極進行雜質(zhì)摻雜（針對RSD即Raised Source/Drain設計）。

　　在對所有這三種工藝流程進行定義時，對其所生產(chǎn)器件的性能參數(shù)也進行了定義，如器件的門限電壓，柵極以及柵絕緣層，淺槽隔離結(jié)構(gòu)，所用的溝道應變工程技術(shù)等等，柵極結(jié)構(gòu)則被定義為統(tǒng)一采用gatelast HKMG工藝制作；互聯(lián)層方面，則采用8層金屬層的定義，最后工藝的應用范疇被定義為面向SOC芯片制作。

　　另外，SOI晶圓的采購成本則被定義為500美元/片，體硅晶圓的采購價則被定義為極低的130美元/片。

　　完成工藝流程的參數(shù)定義之后，IC Knowledge采用其自己研制的戰(zhàn)略成本模型（Strategic Cost Model），模擬了將這些工藝流程于2012年應用到臺灣某家月產(chǎn)量為3萬片的芯片生產(chǎn)廠的成本費用進行了評估。評估過程中考慮了諸多細節(jié)因素，如前面提到的不同種類晶圓的采購成本，勞動力成本，資產(chǎn)貶值率，設備維護成本，水電氣成本，光刻用掩膜板成本等等。這些細節(jié)參數(shù)是根據(jù) IC Knowledge公司從全球多家芯片廠所搜集的數(shù)據(jù)進行定義的。

　　最后的分析結(jié)果是，經(jīng)濟性最高的方案是采用FDSOI+漏源極就地摻雜技術(shù)的組合，其成本大約為每片晶圓3000美元。不僅如此，兩種采用FDSOI工藝流程的成本都要比采用體硅制程的成本要不少。研究還發(fā)現(xiàn)，采用離子注入方法制作漏源極的FDSOI制程，在成本方面與體硅制程僅相差1%。

　　因為這次的研究重點在于工藝的成本，因此并沒有對低漏電，高速器件應用類型進行成本對比，而且也沒有分析FDSOI和體硅制程在22nm及以上制程節(jié)點被用于制作多柵器件時的成本對比。