??? 摘 要： 隨著IC技術(shù)演進(jìn)步伐的加快，低功耗技術(shù)變得更為復(fù)雜，也日益依賴于IC 之間的交互性。通過(guò)將高效與智能相結(jié)合，半導(dǎo)體技術(shù)在節(jié)能領(lǐng)域中正扮演著極為關(guān)鍵的角色。有的系統(tǒng)有一些必須持續(xù)工作的簡(jiǎn)單功能，如果這些功能由配合DSP工作的MCU完成，則通?？蓪?shí)現(xiàn)更低的功耗。功耗更低的工作模式可降低電源管理IC本身的損耗，而借助這種工作模式和改進(jìn)后的工藝技術(shù)，電源管理IC及相關(guān)組件的效率可獲得進(jìn)一步提升。
??? 關(guān)鍵詞： 低功耗；節(jié)能節(jié)電；協(xié)同協(xié)作；電源管理

?

??? 隨著IC技術(shù)演進(jìn)步伐的加快，低功耗技術(shù)變得更為復(fù)雜，也日益依賴于IC 之間的交互性，下一代低功耗技術(shù)需整合精深廣博的集成知識(shí)。
?? ?對(duì)電源管理與不斷發(fā)展的芯片技術(shù)進(jìn)行系統(tǒng)級(jí)的全面審視顯得越發(fā)重要，而這也凸顯了在DSP、SoC、MCU與模擬電源管理設(shè)計(jì)人員之間進(jìn)行開(kāi)放式對(duì)話與協(xié)作的需求。此外，半導(dǎo)體公司必須使系統(tǒng)設(shè)計(jì)人員能充分利用內(nèi)置于芯片的尖端技術(shù)優(yōu)勢(shì)，否則，系統(tǒng)的節(jié)能潛力將得不到充分的發(fā)揮。
??? 從系統(tǒng)設(shè)計(jì)角度來(lái)看，組件需以極高的復(fù)雜性協(xié)同運(yùn)行，且應(yīng)在SoC或DSP的設(shè)計(jì)階段盡早考慮這種配合。模擬、MCU和電源設(shè)計(jì)人員能為SoC或DSP設(shè)計(jì)小組提供極為寶貴的資料。
??? 盡管產(chǎn)品特性日益豐富，消費(fèi)者的預(yù)期也越來(lái)越高，但使用更低功耗實(shí)現(xiàn)更高性能的需求卻始終未變。通過(guò)將高效與智能技術(shù)相結(jié)合，半導(dǎo)體技術(shù)在節(jié)能領(lǐng)域中正扮演著極為關(guān)鍵的角色。在芯片和將用于日常用品的系統(tǒng)設(shè)計(jì)中加入節(jié)能特性，將使這些產(chǎn)品更加高效，也將幫助消費(fèi)者更好地承擔(dān)節(jié)能環(huán)保義務(wù)。
??? 工藝節(jié)點(diǎn)從90nm向65nm、乃至45nm的發(fā)展使芯片功耗不斷降低，這主要是由于高密度芯片的工作電壓較低，而功率與電壓的平方成正比。然而，這也會(huì)帶來(lái)權(quán)衡折衷，因?yàn)楦呒?jí)工藝的隔離層越薄，某個(gè)靜態(tài)電路的漏電流就越大。為了在DSP、應(yīng)用處理器或片上系統(tǒng)不增加功能值的情況下控制有功電流的功率損失，IC設(shè)計(jì)人員研發(fā)了門(mén)控時(shí)鐘等技術(shù)，可在芯片某些部分沒(méi)有被使用的情況下將其關(guān)閉。
??? 在系統(tǒng)不使用芯片時(shí)還可將其全部關(guān)閉，從而實(shí)現(xiàn)更為顯著的節(jié)電效果，這種方法盡管效率很高，但有時(shí)需采用極低功耗的MCU進(jìn)行調(diào)節(jié)。此外，全部關(guān)閉芯片還要求在MCU與SoC間有極為緊密的聯(lián)接，在系統(tǒng)需要開(kāi)啟較大芯片時(shí)確保這種聯(lián)接能及時(shí)發(fā)揮作用，使SoC被迅速喚醒。
??? 這些技術(shù)仍然發(fā)揮著重要作用，但若在此基礎(chǔ)上做更多細(xì)微的變化，則可進(jìn)一步提高節(jié)能性。例如，TI的Smart Reflex技術(shù)充分利用了工藝范圍各種變化優(yōu)勢(shì)，可監(jiān)控器件在硅芯片接點(diǎn)處的工作情況、操作模式以及溫度等。相關(guān)數(shù)據(jù)使系統(tǒng)設(shè)計(jì)人員能通過(guò)動(dòng)態(tài)調(diào)節(jié)電壓與頻率，最大限度地降低功耗。此外，Smart Reflex技術(shù)還可調(diào)整多核芯片的用電，以降低芯片級(jí)功耗。
??? 盡管DSP與SoC在節(jié)電方面取得了長(zhǎng)足發(fā)展，但從定義上講，它們本身仍是門(mén)數(shù)較高的器件，根據(jù)占空比的不同，如果將某些功能轉(zhuǎn)移至片外可能更省電，例如用低功耗MCU作為系統(tǒng)監(jiān)控器。但必須滿足兩個(gè)條件：一是芯片間的通訊必須快速、可靠與高效；二是MCU必須以極低的功耗運(yùn)行，且支持快速喚醒與關(guān)斷。
??? 有的系統(tǒng)需要一些必須持續(xù)工作的簡(jiǎn)單功能，如果這些功能不是由門(mén)數(shù)較多的SoC或DSP執(zhí)行，而是由配合DSP工作的MCU完成，則通?？蓪?shí)現(xiàn)更低的功耗。其他這樣的系統(tǒng)或監(jiān)控功能還包括：
?? ?(1)電源監(jiān)控與復(fù)位；
?? ?(2)電源排序；
?? ?(3)實(shí)時(shí)時(shí)鐘保持；
?? ?(4)人機(jī)接口管理；
?? ?(5)電池管理；
?? ?(6)顯示器管理。
?? ?DSP通常采用多個(gè)電源軌，必須上電排序才能正常工作。從系統(tǒng)級(jí)講，電源監(jiān)控、復(fù)位監(jiān)控以及電源排序等都是非?；镜谋O(jiān)控功能，這些功能往往通過(guò)固定功能器件執(zhí)行。在低功耗設(shè)計(jì)中系統(tǒng)設(shè)計(jì)人員選用DSP時(shí)應(yīng)考慮四大特性：
?? ?(1)尋求大容量片上存儲(chǔ)器；
?? ?(2)選擇可更好控制外設(shè)的DSP，可進(jìn)一步降低功耗；
?? ?(3)選擇可提供多種待機(jī)狀態(tài)的DSP；
?? ?(4)選擇可提供專(zhuān)門(mén)開(kāi)發(fā)軟件，尤其是為優(yōu)化電源最大限度降低功耗而設(shè)計(jì)的DSP。
?? ?除用于管理處理器電源，這些固定功能器件用途十分有限，且在無(wú)需主處理器工作時(shí)仍不能將其關(guān)閉。利用小型低功耗 MCU替代此類(lèi)器件，在實(shí)現(xiàn)對(duì)主處理器電源管理的同時(shí)，還可執(zhí)行排序、監(jiān)控以及系統(tǒng)級(jí)管理等功能。
?? ?系統(tǒng)設(shè)計(jì)人員在選擇用于處理器監(jiān)控的MCU時(shí)，必須考慮工藝技術(shù)與工作電壓，但MCU架構(gòu)的重要性也不容忽視。在許多方面，MCU 的電源優(yōu)化原則與SoC或DSP都是通用的。
?? ?例如，MCU應(yīng)提供以下功能：
?? ?(1)容量足夠大的片上存儲(chǔ)器，以顯著降低或徹底消除片外數(shù)據(jù)存取；
?? ?(2)集成模擬塊，避免模擬性能受影響；
?? ?(3)可打開(kāi)與關(guān)閉其自身外設(shè)；
?? ?(4)在只是讀寫(xiě)數(shù)據(jù)時(shí)支持DMA功能。
?? ?DMA功能尤為重要，因?yàn)楫?dāng)MCU只采集ADC樣片或傳輸數(shù)據(jù)時(shí)的功耗相當(dāng)大。DMA使ADC能將數(shù)據(jù)樣片直接保存至存儲(chǔ)器，從而使MCU進(jìn)入待機(jī)狀態(tài)，直至采集到所需樣片的數(shù)量為止，隨后MCU會(huì)被喚醒以處理樣片，然后再盡快恢復(fù)待機(jī)狀態(tài)。
??? TI最新一代的MSP430F5xx MCU系列等低功耗MCU具備一種創(chuàng)新技術(shù)，可根據(jù)處理負(fù)載實(shí)現(xiàn)內(nèi)核電壓與時(shí)鐘速度的動(dòng)態(tài)調(diào)節(jié)。如前所述，MCU功率與電壓平方成正比，MCU時(shí)鐘速度的最大值也與內(nèi)核電壓成正比。當(dāng)處理負(fù)載高低不同時(shí)，用戶可在運(yùn)行中調(diào)節(jié)時(shí)鐘速度與內(nèi)核電壓，從而優(yōu)化MCU電源。
?? ?對(duì)功耗與系統(tǒng)性能而言，SoC、DSP及其電源之間的協(xié)作是至關(guān)重要的系統(tǒng)級(jí)問(wèn)題。供電量太大會(huì)浪費(fèi)能源，若供電不足，則性能會(huì)降低。若要確定可滿足較大IC需求的電源功率，就要對(duì)DSP在最高電壓時(shí)的最大負(fù)載有深入了解。但是，在DSP設(shè)計(jì)前期一般無(wú)法獲得這方面的信息。此外，上電與斷電排序還需要精確的協(xié)作。由于SoC與DSP一般采用多個(gè)電源軌，必須根據(jù)特定排序供電，因此電源必須在較大芯片所要求的時(shí)間范圍內(nèi)對(duì)狀態(tài)變化作出響應(yīng)，多次嘗試將會(huì)浪費(fèi)電源，并降低性能。
??? 更低功耗的工作模式可降低電源管理IC本身的損耗，而借助這種工作模式和改進(jìn)后的工藝技術(shù)，電源管理IC及相關(guān)組件的效率可獲得進(jìn)一步提升。例如，工藝技術(shù)的改進(jìn)可實(shí)現(xiàn)更低功耗的開(kāi)關(guān)電阻、更少的門(mén)電容和更低的泄漏電流，從而可分別降低I2R損耗、開(kāi)關(guān)損耗以及偏壓／靜態(tài)電流。上述各種技術(shù)發(fā)展已經(jīng)用于TI最新低功耗DSP與應(yīng)用處理器，可將功耗降至前代器件的三分之一。